Cypress PSOC5 Abhängigkeiten FPGA - uC

[Holger (Gast)]

Hallo Experten,
hab mir das Cypress Eval Board CY8CKIT-050 angeschaut, als Alternative 
für kleines FPGA + kleiner Controller.

Was ich jetzt leider (blöd?) nachfragen muss zur 
Unabhängigkeit/Abhängigkeit von Controller und FPGA Teil: Angenommen ich 
hab einen HW-Input -> Clock-Sync -> Couter -> HW-Output (z.B. Überlauf). 
Dann sollte das nach meinem Verständnis ein "FPGA only" Teil sein. Wenn 
in der main.c absolut keine Initialisierungen, Schreibzugriffe o.ä. auf 
diese Komponenten auftauchen, darf ich dann annehmen das dieser counter 
Teil durchlaufen wird wenn z.B. der Controller einen Warmstart macht?

Was mich auch überrascht hat: hinter den grafischen Komponenten ist 
keine HW Beschreibungssprache sondern C, ist das bei den Actel Devices 
auch so?

Danke.
Gruß von Holger

[Holger (Gast)]

Hi,
... wenn der ein Eval-Board hat kann er das auch selber rausfinden :-), 
da habt Ihr nicht unrecht.

Der "Logik-Teil" ist leider nicht völlig unabhängig vom Rest des 
Bauteils. Gibt es einen Reset (Watchdog, ESD ...) gehen während der 
Initialisierung alle Ein- und Ausgänge auf high-Z, auch solche die 
dediziert dem Logik-Teil zugewiesen sind. Bei einem Minimaltest mit 
geringem Resourchenverbrauch dauert es knapp 200ms bis die Logik wieder 
in Betrieb ist.

Mit der HW Beschreibungssprache hatte ich unrecht, es ist möglich 
logische Komponenten mit Verilog zu beschreiben.

Gruß, Holger

[Abdul K. (ehydra)]

Das 'FPGA' des PSoC wird nach einem Reset per CPU geladen. Schau dir mal 
"boot.asm" an.
Wenn du nun irgendwelche Komponenten im grafischen Editor aktivierst, 
wird das dem Boot eingebunden. Manche Module wollen auch noch ein 
explizites Enable in deinem Programm sehen.