Zynq und integrierte Ethernet MACs - Epic Fail?

[Georg A. (georga)]

Hi,
für ein potentielles Projekt schaue ich mir gerade die Zynqs an. Wenn 
man davon absieht, dass vermutlich die SW Xilinx-typisch unter aller 
Kanone ist (bin aber schon EDK-erprobt und vermutlich auch masochistisch 
veranlagt ;) ), klingt ja alles durchaus sehr brauchbar. Direktes Booten 
von SD (leider nur nicht beim kleinsten Chip), diverse hard-coded 
Peripherie, alles gut.

Jetzt sehe ich im UG585 da nur in der Gigabit-MAC (GEM) Beschreibung im 
Kapitel 16.7 einige merkwürdige Errata. 1+3 sind vermutlich egal, aber 
#2 hat es in sich:

"It is possible to have the last frame(s) stuck in the RX FIFO with the 
software having no way to get the last frame(s) out of there. The GEM 
only initiates a descriptor request when it receives another frame, so, 
when a frame is in the FIFO and a descriptor only becomes available at a 
later time and no new frames arrive there is no way to get that frame 
out nor even know that there is at least one more frame in the FIFO."

WTF??? Wenn ich also nicht gerade ein munteres Multicast-Netzwerk habe 
oder mit Hubs statt Switches arbeite, ist das da eigentlich ein 
KO-Kriterum für den Einsatz der integrierten MACs, oder? Oder soll da im 
ms-Takt ein Ping zum Gateway laufen, damit das FIFO durchgepustet wird?

So vereinzelte Foreneinträge bei Xilinx zu dem GEM-IP von Cadence sind 
jetzt auch nicht gerade vertrauenserweckend. Da kann ich ja gleich 
wieder einen RTL8169 via PCI-Hostbridge draufsetzen, der hätte sicher 
weniger Probleme...

Hat damit jemand schon Erfahrung?