IOStandard FPGA frei wählen für Ausgang

[Tackernadel (Gast)]

Hallo,

ich habe eine kurze und simple Frage.

ich möchte ein externes Board an ein Xilinx Eval Board anschließen.
Der FPGA auf Empfangsseite kann allerdings nur differentiell bis 1.8V 
empfangen.
Auf dem Zusatzboard sitzt ein Virtex 4, der ein LVDS_25 Signal generiert 
auf den Datenkanälen und der Clock generiert.

Meine kurze Frage ist nun, ob der Virtex 4 einfach auf z.B. LVCMOS18 
umkonfiguriert werden kann, oder ob die Spannung an der jeweiligen Bank 
durch die externe Spannungsversorgung am FPGA festgelegt ist (und somit 
fix ist)?

Ich hoffe, mir kann jemand kurz helfen. Ich bin mir da unsicher.

Viele Grüße

[Christian R. (supachris)]

Das wird schon durch die Spannung am Vccio festgelegt, welche man 
auswählen kann. Allerdings ist LVDS gleich LVDS ind somit im Normalfall 
kompatibel....