ip_generator_fiofo write & read

hallo zusammen ich habe hier ein teil meines codes zum schreiben und 
lesen aus Fifo hinzugefügt und eine Simulation
nun wie kann ich den satz implimentieren?

Schreibe solange der Fifo nicht Full ist immer wieder neue Daten rein

t_2:  process (zwischen_zustand,full)
    begin
    case zwischen_zustand is
    when zustand_1 =>
    wr_en<='0';
    naechst_zustand <= zustand_2;
    when zustand_2 =>
    naechst_zustand <= zustand_3;
    when zustand_3 =>
    naechst_zustand <= zustand_4;
    --din <= X"deadbeef";
    when zustand_4 =>
    if (full = '0') then
    din <= X"deadbeef";
    naechst_zustand <= zustand_5;
    wr_en <='1' ;
    --naechst_zustand <= zustand_5;
    end if;
    when zustand_5 =>
    wr_en <='0';
    naechst_zustand <= zustand_5;
    end case;
 end process;
t_6: process (clk) begin
   if (clk' event and clk ='1') then
   zwischen_status <= naechst_status;
   --rd_en <='0';
   end if;
end process;
   -- fsm process zum lesen
t_7: process (zwischen_status,empty) begin
   case (zwischen_status)is
   when status_1 =>
   if (empty ='0')then
   rd_en <='1';
  else
   rd_en <= '0';
   end if;
   end case;
end process;

danke im Voraus