Altera und IBUFG, DCM_BASE.

Hallo,

ich arbeite normalerweise mit FPGAs von Altera. Jetzt habe ich hier 
einen Sourcecode von Xilinx wo ich mit der Clock ein kleines Problem 
habe.

1

clk_buf : BUFG

2

      port map (I=>clk_dcmout,

3

                O=>clk);

4

5

  clk_in_buf : IBUFG

6

      port map (I=>clk_in,

7

                O=>clk_dcmin);

8

9

  dcm : DCM_BASE

10

    generic map (

11

                  .... viel text

12

    port map (

13

                  .... viel text

14

    );

Bei Altera gibt es dieses BUFG etc. nicht. Von daher ist mir nicht genau 
bewusst, was dieses hier bewirkt und wie ich es auf meine Bedürfnisse 
umwandeln kann.
Das BUFG etc. scheint ja anscheinend nur die Clock zu Buffern, aber was 
macht das DCM_BASE??

mfg