Altera und IBUFG, DCM_BASE.

[DerGast (Gast)]

Hallo,

ich arbeite normalerweise mit FPGAs von Altera. Jetzt habe ich hier 
einen Sourcecode von Xilinx wo ich mit der Clock ein kleines Problem 
habe.

clk_buf : BUFG
      port map (I=>clk_dcmout,
                O=>clk);
           
  clk_in_buf : IBUFG
      port map (I=>clk_in,
                O=>clk_dcmin);
           
  dcm : DCM_BASE
    generic map (
                  .... viel text
    port map (
                  .... viel text
    );

Bei Altera gibt es dieses BUFG etc. nicht. Von daher ist mir nicht genau 
bewusst, was dieses hier bewirkt und wie ich es auf meine Bedürfnisse 
umwandeln kann.
Das BUFG etc. scheint ja anscheinend nur die Clock zu Buffern, aber was 
macht das DCM_BASE??

mfg

[Christian R. (supachris)]

IBUFG ist ein Input Clock Buffer, der bringt einen externen Takt auf das 
interne Taktnetz.
DCM_SP ist der Digital Clock Manager, der kann die Frequenz 
vervielfachen oder Teilen, oder die Pahse schieben.
Dafür musst du halt den entsprechenden Ersatz bei Altera finden und 
konfigurieren.