Die Idee stammt von Mike Hightower (San Diego), ich war überrascht und begeistert: Man nimmt die im µC vorhandene PLL, um (fast) beliebige Frequenzen von 3,5 bis 18 MHz zu erzeugen, und zwar zwei um 90 Grad phasenverschobene Rechteckschwingungen. Nach ein paar Wochen Programmiererei gelang es mir, den Bereich auf 450 kHz bis ca. 30 MHz auszudehnen. Wozu das Ganze: Einen I/Q- Mischer ansteuern und damit eine SDR- Baugruppe aufbauen. Der µC ist ein PSoC5 (oder 3, oder 5LP) von Cypress, und er kann noch mehr: Digitale Filter, AD- und DA- Wandler sind ebenfalls vorhanden. So sieht der Entwurf von M. Hightower aus: http://www.wkiefer.de/temp/SDR1.jpg Ich will versuchen, zunächst einen Empfänger nach diesm Vorschlag aufzubauen, der aber ohne PC auskommt.
Angehängte Dateien:
-
IMG_0712.jpg
140 KB
Hallo Wolfgang, DH1AKF, die Idee finde ich super, leider kenne ich mich mit den speziellen Funktionen der PSOCs nicht aus. Bei den üblichen µCs würde man I und Q ja über zwei Timer machen, die bei 30 Mhz Ausgangsfrequenz schon mit 120 MHz getaktet werden müssen. Und in dem Bereich haben die üblichen PLLs ja nur noch eine ganz grobe Auflösung. Und bei den meisten theoretisch möglichen Kombinationen aus Vorteiler und PLL entstünde ein recht unschönes Phasenrauschen. Was bietet der PSOC hier besonderes? Als Mischer möchtest du vermutlich einen Schaltmischer aufbauen, dabei kann ich vll aus meinem eigenen Projekt (suche nach Rufzeichen hier) etwas beitragen. Ansonsten viel Erfolg! 73 DL1BG
Klingt interessant!!! Kann man damit auch einen konventionellen Direktmischempfänger aufbauen, bei dem der Spiegelempfang unterdrückt wird?
Hallo, habe eben mal die tatsächliche kleinste Schrittweite ermittelt: bei 29 MHz -> 80 Hz bei 450 kHz -> 2 Hz Interessant wird der Test am Spekki (nächste Woche), ich werde berichten. Der µC arbeitet bei maximal 68 MHz. Sein Takt ist variabel und wird durch 2 geteilt (bei 34MHz ..17MHz), nicht durch 4. Es werden sowohl die HL- Flanken als auch die LH- Flanken des Ausgangssignals benutzt, deshalb geht das mit der 90- Grad Verschiebung. Tiefere Frequenzen werden einfach durch Abzählung der Oszillatorimpulse erzeugt. Die Taktfrequenz wird also immer durch 2*n geteilt. Als Testobjekt steht ein FA- SDR zur Verfügung. Leider gibt es auf manchen Frequenzen Probleme mit dem Einrasten der PLL. 73, Wolfgang
Ganz schön aufwendig... Man nehme doch einfach einen passenden 2-fach DDS Chip und packt die wenige restliche Logik in einen langasmen 8 Bit uC! p.s. Die uC-PLLs sind nicht für tiefes Phase-Noise und Spurious optimiert, diesbezüglich sind sie echt lausig, weil es diesbezüglich natürlich auch keine speziellen Anforderungen als uC-Clock erfüllen müssen. Da ist ein DDS um Faktoren besser!
:
Bearbeitet durch User
>p.s. Die uC-PLLs sind nicht für tiefes Phase-Noise und Spurious >optimiert, diesbezüglich sind sie echt lausig, weil es diesbezüglich >natürlich auch keine speziellen Anforderungen als uC-Clock erfüllen >müssen. Da ist ein DDS um Faktoren besser! Aber hier geht es ja nicht darum, eine Super-PLL zu entwickeln, sondern einen neuen, unkonvertionellen Weg zu gehen. Wie brauchbar das Ergebnis ist stellt sich noch raus. Sehr tolles und kreatives Projekt jedenfalls! Daumen hoch.
Diese PSOC3, PSOC5 Dinger kann man im Trockenen quasi ausprobieren, indem man sich vom Hersteller deren Designersoftware herunterlädt. Aber es gibt aus meiner Sicht einige große ABER's: Prinzipiell kann man so ähnlich wie beim Schaltplan-Zeichnen vorgehen, aber der Vorrat an benutzbaren und sinnvoll dokumentierten Bauteilen ist eher mickrig und so, wie man bei einem richtigen Leiterplatten-Schematics arbeiten kann, geht es hier auch nicht zu. Zum Vergleich hätte ich noch das Schematics von Xilinx, was zwar erstmal hakeliger aussieht und in gewisser Weise auch ist, aber die PSOC-Software kommt da funktional noch lange nicht heran (obwohl sie gefälliger aussieht). Kurzum, wenn man mehr oder was anderes machen will als die mitgelieferten Demos, dann kriegt man erstmal keinen Fuß auf den Boden mit den PSOC's. Und ehe man sich an die mir doch recht verschrobene Denke gewöhnt hat, hat unsereiner den ganzen Kram schon lange in einem Coolrunner untergebracht. Eigentlich kommt mir das PSOC-Zeugs recht interessant vor, aber bei näherem Hinsehen kommen mir leise Zweifel an deren realer Benutzbarkeit. W.S.
Angehängte Dateien:
-
TopDesign.jpg
140 KB -
Comm.jpg
47 KB -
Digital.jpg
38 KB -
Compo.jpg
61 KB
Hallo W.S. und alle Mitleser! Es wäre eigentlich ein neuer Thread erforderlich "Wozu taugen die PSoC's ?" oder so ähnlich, aber ich will hier mal Stellung nehmen. Leider kann ich bei Xilinx nicht mit Erfahrungen dienen. Zunächst meine eigenen Ergebnisse. Ich habe erfolgreich einen Morsedecoder, der in Basic geschrieben war, auf einen PSoC3 übertragen (und weiterentwickelt). Er passt sich z. B. dem Gebetempo automatisch an, beherrscht ein paar Sonderzeichen usw. Jetzt geschrieben in C. Interessant wäre ein zusätzliches NF- Filter, aber so weit war ich damals noch nicht. Als weiteres Projekt entstand ein SWR- und Leistungsmesser, siehe hier: http://www.wkiefer.de/x28/Verdrahtung%20im%20Chip%20mittels%20Software.htm Und nun noch ein paar Bilder, welche die mitgelieferten Baugruppen und deren Verwendung betreffen:
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.