Rauscharm: Oszillator single-ended 3.3V nach differentiell (LVDS)?

[Ralph (Gast)]

Guten Abend,

ich suche für eine mixed-signal-Schaltung einen rauscharmen Clock Buffer 
für eine Konvertierung von 3.3V single ended nach LVDS. Wichtig ist, 
dass der Buffer möglichst wenig Phasenrauschen bzw. Jitter verursacht. 
Prinzipiell

Meine Schaltung sieht ungefähr so aus: Ein 40MHz bzw. 80MHz Oszillator 
gibt ein 3.3V Digitalsignal aus. Dieses Signal geht auf einen 
PLL-Baustein als Referenztakt, sowie auf einen ADC als Sample-Takt. 
Weiter geht das Signal zur weiteren Verarbeitung auf eine 
Digitalplatine, wo die Abtastwerte zwischengespeichert werden.

Die PLL (single-ended Eingang) und die weitere HF-Beschaltung ist sehr 
empfindlich, insbesondere was Masse und Versorgung angeht. Daher soll 
der ADC und die weitere Digitalbeschaltung bestmöglich entkoppelt 
werden. Bisher wurde der ADC mit dem Takt single-ended versorgt, aber 
die Masse nicht komplett entkoppelt. Die ADC-Eingänge für Signal und 
Takt sind jedoch differentiell ausgeführt, daher die Idee, den ADC 
nunmehr differentiell mit Takt zu versorgen. Das Datenblatt schlägt 
dafür LVDS vor, d.h. ich sollte meinen Takt über einen Buffer von 
single-ended auf LVDS wandeln.

Kennt ihr dafür geeignete ICs? Ein Ausgang würde mir reichen, von TI 
habe ich einen Chip gefunden (CDCLVD1204) der mir aber 4 Ausgänge 
liefert und nicht mit 3.3V versorgt werden will.

Ich bin auch offen für eine andere Lösung: andere Taktquelle, SI570 
z.B.? Übertrager, aber welchen (Farnell und Co. wären nett)?

Falls das Unterforum nicht passt, bitte Bescheid geben.

Danke und viele Grüße
Ralph