Forum: FPGA, VHDL & Co. AXI_Interconnect IP Core wenn zu viele Slaves am AXI_Lite0?


von User (Gast)


Lesenswert?

Hallo. Ich habe mehrere Slaves an den AXI_4Lite_0 angeschlossen. Bei dem 
letzten Slave gab es dann plötzlich nicht mehr den AXI_4Lite_0 zur 
Auswahl. Stattdessen musste ich einen AXI_Interconnect_1 auswählen. Hat 
der sich automatisch generiert, da ich nun ein Slave mehr habe, als der 
AXI4Lite_0 zulässt?

von User (Gast)


Angehängte Dateien:

Lesenswert?

Ich habe den Block DMAC1 lediglich dupliziert. Wesio darf ich den nicht 
an den AXILite0 anschließen? Habe 15 Slaves momentan am AXILite0. Einer 
müsste also doch noch gehen? Es wird immer ein AXI Interconnect erzeugt.

von User (Gast)


Lesenswert?

Eine Frage hierzu noch: (Hoffe, mir kann jemand dabei helfen)

Ich habe Folgendes am AXI-Bus bisher:

1 x MicroBlaze
1 x SPI
1 x Timer
1 x RS232
1 x DRAM
1 x IIC (Interrupt)
1 x Debug-Modul
1 x GPIO

Das sind acht Module bisher. Nun kommen die benutzerdefinierten Module:

3 x benutzerdefiniert

Ich möchte in Zukunft noch 3 x 3 benutzerdefinierte Cores an den Bus 
hängen. Laut Datenblatt darf ich ja nun nur 16 Slaves an einem Bus 
betreiben. Ist es eurer Erfahrung nach sehr aufwendig über diese 16 
erlaubten Slaves hinaus zu gehen? Wenn ja, was für ein Vorschlag hättet 
ihr? Wenn nein, wie würde man vorgehen?

von Duke Scarring (Gast)


Lesenswert?

Ich habe mit AXI noch nicht gearbeitet. Vielleicht kannst Du auch 
mehrere Busse arbitrieren. Oder mit einer Busbridge arbeiten. Oder die 
AXI-Controller kaskadieren....

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.