Mipi Csi-2 Datenübertragung

Hallo,

ich bin sehr unerfahren und benötige euren Rat.
Vielleicht schaffe ich das Problem zu lösen bevor ich das Datenblatt 
auswendig kenne....

Ich habe Daten von einem Imagesensor.
Diese sollen via Mipi csi-2 Interface übertragen werden.
Es werden insgesamt 1,78 Gbps übertragen auf 4 lanes.
Demnach werden pro Lane 445 Mbps übermittelt.
Jetzt hat man ja bei dieser Schnittstell eine Clockleitung und in meinem 
Fall 4 Datenleitungen und diese sogar alle doppelt (differenziell).

Der Rest der Hardware ist noch nicht fertig, daher kann ich immer nur 
Teile testen. Ich habe die Register beschrieben (Werte habe nicht ich 
festgelegt) und jetzt liegt ein Takt am Interface von etwa der Häfte an, 
so um die 220 Mhz. Ist es möglich, dass bei steigender und fallender 
Flanke Daten rausgetaktet werden und deswegen nur der halbe Takt 
benötigt wird?

Kann man es so einfach sagen oder sind da gar keine einheitlichen 
Standards festgelegt?

Image Sensor: AR0330
http://www.aptina.com/products/image_sensors/ar0330/


Viele Grüße,
afo