Hallo zusammen! Ich so etwas möglich, dass ich anstatt:
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
10 | |
11 | |
So etwas schreiben kann?
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
10 | |
PIC nico schrieb im Beitrag #3650353: > Ich so etwas möglich... Wenn dein Synthesizer das umsetzen kann. Der Simulator könnte es auf jeden Fall...
Lothar Miller schrieb: > PIC nico schrieb im Beitrag #3650353: >> Ich so etwas möglich... > Wenn dein Synthesizer das umsetzen kann. Der Simulator könnte es auf > jeden Fall... Wenn man zuvor den Fehler korrigiert, dass ein Signal nicht "out" heißen darf, weil es ein reserviertes Wort ist :-) @PICO Warum verwendest Du bit_vector? Std_logic oder std_logic_vector sind besser, weil sie in der Simulation mehr information liefern und bei der Synthese das selbe Ergebnis.
Danke für Eure Rückmeldungen. Ja es war nur ein fiktives Beispiel. Ich werde es die Tage mal versuchen zu synthetisieren. Es würde definitiv eine Menge Schreibarbeit sparen. Nabend
PIC nico schrieb im Beitrag #3650979: > Es würde definitiv eine Menge Schreibarbeit sparen. Du weißt aber schon, was du da bekommst? Die Aufgabe sieht ein wenig danach aus, dass man da mit einem RAM was machen könnte. Woher kommt der 256 Bit breite Vektor?
Ein abgebildeter RAM eines LCD Displays. Der "RAM" bzw. der Vektor wird entsprechend mit Daten gefüllt und dann in einem Rutsch an das LCD übertragen.
Gast
#3651400
PIC nico schrieb im Beitrag #3651162: > dann in einem Rutsch an das LCD übertragen. Das Display hat soviele parallele Eingänge? Oder bedeutet in einem Rutsch eher: Byte für Byte (=seriell)? Duke
Byte für Byte, parallel. Die Gegebenheiten erfordern es jedoch, dass das verwendete Display immer komplett neu beschrieben werden muss.
Gast
#3652183
PIC nico schrieb im Beitrag #3651448: > Byte für Byte, parallel. Dann würde ich auch einen RAM nehmen und eine FSM zum Auslesen dranbauen. Duke
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.