Umgang mit Sonderpins bei geplanter Device-Migration

[Carlo (Gast)]

Ich möchte bei einem Xilinx design sowohl den S6-25 als auch den S6-75 
als mögliche Alternativen zum geplanten S6-45 vorsehen und habe 2 
Probleme:

1. Der 75er hat zwei Pins, die die anderen nicht haben: RFUSe und VFS. 
Wie belege ich die ?

2. Teilweise haben PIns einen V++ und einen GND Anschluss, die in den 
anderen Gehäusen nicht vorliegen, bzw N.S. sind. Kann ich die 
bedenkenlos verdrahten?

[Carlo (Gast)]

Es geht um die beiden Pins hier, die ich noch nie verwendet habe:

[Klaus F. (kfalser)]

5 sec Google :

http://forums.xilinx.com/t5/Spartan-Family-FPGAs/Rfuse-connection-for-Spartan-6/td-p/61909

und nun die Hausaufgabe:
Finde das selbe auch für VFS.

[Carlo (Gast)]

Dass es sich um die eFuse-funktion handelt, ist durchaus klar, mir ging 
es nur darum, wie ich das bei den Pins handle, die N.C. sind. Bei 
diversen Chips ist es so, dass dort versteckte Zugänge zum degbuggen 
liegen und man n ach Anlegen einer Spannung oder GND Zugang erhält. Ich 
habe selber derartiges entwickelt. Daher ist dann auch vorgeschrieben, 
diese Pins NICHT anzuschliessen.

Ich gehe jetzt nicht davon aus, dass bei den FPGAs derartiges Verwendung 
findet, dennoch frage ich sicherheitshalber mal nach, ob ich die 
bedenkenlos verdrahten kann, so als sei es der grössere Chip.

Ich habe mir die Pinnings jetzt mal übereinander gelegt. Leider stelle 
ich dabei fest, dass die N.C.s äusserst dumm verteilt sind. Bei dem 25er 
liegen sie vorwiegend Li-Re, beim 45er eher oben und beim 75 dafür 
unten. Kann das sein?  Einen Fehler in der Orientierung würde ich 
ausschliessen, die Programmierpins liegen bei allen gleich.

Um zu einem gültigen Design zu gelangen, müsste ich ja die 
"Schnittmenge" der Pinnings verwenden und da bleiben herzlich wenig IOs 
übrig. Was haben die Xilinxer da gemacht???