ModelSIM findet MIF file nicht - obwohl vorhanden

Ich verwende ein Memory-Default-File, das ich im CoreGen dem Block-RAM 
zugeordnet habe. Bei der Simulation mit ISIM werden die RAM-Werte auch 
abgespult und es erscheinen die voreingestellten Werte wie gewünscht.

ModelSIM tut es aber nicht. Es erscheint:

 such file or directory. (errno = ENOENT)
#    Time: 0 ns  Iteration: 0  Process: 
/vm_tb/vm/the_bram/U0/native_mem_module/mem_module/line__3384 File: 
C:/Xilinx/14.6/ISE_DS/ISE/vhdl/src/XilinxCoreLib/BLK_MEM_GEN_V7_3.vhd
# FATAL ERROR while loading design

XilinxCoreLIB ist gemapped (ohne das ging garn ichts), das geforderte 
MIF ist ebenfalls vorhanden. Die Datei liegt im IP_CORE Verzeichnis und 
enthält in binärer Form auch die gewünschten Daten.

Ich habe in ModelSIM den Pfad des IP_CORE-Ordners unter Lib-paths 
angegeben, ohne Erfolg.

Was fehlt noch?