STM32F103 USART mit falscher Baudrate

[Michael M. (eos400dman)]

Hallo zusammen,

ich hab gerade damit begonnen den USART des STM32 zu benutzen. 
Allerdings läuft dieser lauf Terminal mit einer Baudrate von 14400 
anstelle von 9600.
Wahrscheinlich ist es nur eine Kleinigkeit auf die ich nicht kommen.

Mein Code:

void InitializeUSART()
 {
     USART_InitTypeDef usartConfig;

     RCC_APB2PeriphClockCmd(RCC_APB2Periph_USART1 |
                            RCC_APB2Periph_GPIOB |
                            RCC_APB2Periph_AFIO, ENABLE);
     USART_Cmd(USART1, ENABLE);

     usartConfig.USART_BaudRate = 9600;
     usartConfig.USART_WordLength = USART_WordLength_8b;
     usartConfig.USART_StopBits = USART_StopBits_1;
     usartConfig.USART_Parity = USART_Parity_No;
     usartConfig.USART_Mode = USART_Mode_Rx | USART_Mode_Tx;
     usartConfig.USART_HardwareFlowControl =
          USART_HardwareFlowControl_None;
     USART_Init(USART1, &usartConfig);

     GPIO_InitTypeDef gpioConfig;


     GPIO_PinRemapConfig(GPIO_Remap_USART1, ENABLE);

     //PA9 = USART1.TX => Alternative Function Output
    gpioConfig.GPIO_Mode = GPIO_Mode_AF_PP;
     gpioConfig.GPIO_Pin = GPIO_Pin_6;
     gpioConfig.GPIO_Speed = GPIO_Speed_50MHz;
     GPIO_Init(GPIOB, &gpioConfig);

     //PA10 = USART1.RX => Input
     gpioConfig.GPIO_Mode = GPIO_Mode_IN_FLOATING;
     gpioConfig.GPIO_Pin = GPIO_Pin_7;
     GPIO_Init(GPIOB, &gpioConfig);
 }

Der STM32 läuft mit einem 8Mhz-Quarz und die PLL steht auf 
Multiplikation mit 9 => 72MHz Systemtakt:

void RCC_Configuration(void)
{
    RCC_DeInit(); // RCC system reset(for debug purpose)

    RCC_HSEConfig(RCC_HSE_ON); // Enable HSE

    while (RCC_GetFlagStatus(RCC_FLAG_HSERDY) == RESET); // Wait till HSE is ready

    RCC_HCLKConfig(RCC_SYSCLK_Div1); // HCLK = SYSCLK

    RCC_PCLK2Config(RCC_HCLK_Div1); // PCLK2 = HCLK

    RCC_PCLK1Config(RCC_HCLK_Div2); // PCLK1 = HCLK/2

    FLASH_SetLatency(FLASH_ACR_LATENCY_2); // Flash 2 wait state

    FLASH_PrefetchBufferCmd(ENABLE);

    RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); // PLLCLK = 8MHz * 9 = 72 MHz

    RCC_PLLCmd(ENABLE); // Enable PLL

    while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);  // Wait till PLL is ready

    RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); // Select PLL as system clock source

    while(RCC_GetSYSCLKSource() != 0x08); // Wait till PLL is used as system clock source
}

Ich weiß nun nicht wie die Abweichung zustande kommt. Wäre nett wenn mir 
jemand kurz helfen würde. Vielen Dank im Voraus.

Viele Grüße Michael Mayer

[holger (Gast)]

Schnapp dir mal die Funktion

void RCC_GetClocksFreq(RCC_ClocksTypeDef* RCC_Clocks)

und lass dir mal das Ergebnis ausgeben.

[Michael M. (eos400dman)]

Ergibt dann das folgende: