Gast
#3750658
Hallo mal wieder ;) Also, ich fand es eine lustige Idee, meinen FPGA einmal per FSMC in den Adressbereich des µC zu mappen. Sodann habe ich die Dokumentation des FSMC studiert und muss mich gerade dennoch fragen: Die SRAM/PSRAM/NOR-Bank unterstützt kein Daten/Adress-Multiplexing richtig? Ich habe hier etwas den Überblick verloren, welche Controller das überhaupt unterstützen und ob das entsprechende Protokoll auf dem FPGA mal so schnell implementiert werden kann. SRAM schien mir auf jeden Fall schön einfach zu sein, nur gibts da scheinbar kein Multiplexing und ehrlich gesagt konnte ich der Dokumentation auch nicht entnehmen, ob das 8Bit-Datenbusse unterstützt (hoffe ich jetzt einfach mal). Mit dem Timing wäre man ja zumindest ziemlich flexibel, sodass man auf der FPGA-Seite in Asynch-Modus die Flankenerkennung auch etwas stabilisieren kann usw.. Aber ich würde für den Anfang irgendwie gerne mit max(Adressbits, 8) Leitungen + Control-Signale auskommen... Gibts da einen Modus, der das kann, den ich in meinem Kirren Kopf gerade einfach nicht mehr sehe? Viele Grüße!