wegrationalisierte Clock

Hast du dein Clock signal auf das globale Taktnetz des FPGA gelegt.

mit BUFG , wenn nicht, dann kann er den takt wirklich nicht erkennen.

Liegt am GCK1 Pin auf dem fpga an. habe aber sonst außer dem schon
geposteten nix im constraints file beschrieben. bin jetzt auch nicht
der experte dafür, das ding soll halt mal irgendwann funktionieren.

Mal ne Frage so ganz nebenbei, hat jemand schon mal nen Bulk(Fifo)
Transfer über USB, in diesem Fall dann GPIF in einem FPGA realisiert.
Ist glaube ich nicht schwer, nur habe ich das gefühl mich ständig mit
meinen Problemen im Kreis zu drehen.

Du mußt der ISE auch mitteilen, dass das Taktsignal über den globalen
Taktpin reinkommen, so z.B.:

NET "clk" TNM_NET = "clk";
TIMESPEC "TS_clk" = PERIOD "clk" 10 ns HIGH 50 %;

NET "clk"  LOC = "t9"  ;

Die LOC Angabe bezieht sich auf das Xilinx Starter Kit. Diese mußt du
an dein FPGA anpassen.

Sorry hab mich etwas falsch ausgedrückt, die Angaben welches Signal an
welchem Pin anliegt, ist natürlich auch noch im Constaints File
vorhanden.

Aber Danke

Gruß Steffen

was ist mit der restlichen Logik ? wird die vielleicht
aus irgendeinem Grund wegoptimiert, weil z.B. (noch) keine
FPGA-Pins als Ausgänge vorhanden sind ?
Dann fällt natürlich das Clocknetz auch mit weg...

Es gibt ein Paar Signale die wegrationalisiert werden, das problem was
ich allerdings auch insgesamt mit dem webpack habe, ist das dermir
immer sagt, das einige signale ihren zustand nicht ändern, kann ja auch
nicht, wenn da peripherie dranhängt, kann ja nicht einen eingang
treiben. Verdampte Axt, ich haße das, ist ja wie windows, macht auch
nie das was es machen soll.

Wenn du willst, kannst du mir mal dein Projekt schicken. Ich schau mal
drüber.

Gruß Jörn

Ich komm eventuell nochmal drauf zurück, hab jetzt erstmal ein halbwegs
funktionierendes File wieder reaktiviert, und versuche das jetzt doch
hinzubekommen. Hab daran schon 2 Wochen rumgedoktert und mich halt dann
entschieden nochmal sauber und gegliedert mit einzelprozessen zu
beschreiben, wobei dann das Clock Problem auftrat.

Hast du dich schon mal mit Usb oder Gpif auseinandergesetzt?

Mit USB ein bißchen. GPIF sagt mir jetzt rein gar nichts.

Ist ne schnittstelle zwischen nem cypress FX-2 und zB nem FPGA. Man
braucht dann nicht mehr die eigentliche USB Komunikation zu machen
sondern schickt halt nur noch die daten an den FX-2, wenn es
funktioniert.