Gast
#251165
Hallo, ich beschäftige mich seit einigen Tagen mit VHDL und finde die Möglichkeiten einfach klasse. Kurze Beschreibung was ich machen möchte: Ich habe 2 Ausgänge auf denen ich mit einstellbarer Verzögerung Pulse ausgeben will (also die Zeit zwischen den Pulsen auf Pin1 und Pin2 sollte einstellbar sein). O.k. das würde ja noch gehen, aber ich benötige eine Auflösung von <= 150ps. Meine Idee war, ein paar Gatter hintereinander zu schalten um somit die Durchlaufszeit als Verzögerung zu nehmen. Mit einem Multiplexer könnte ich dann versch. Verzögerungszeiten abgreifen. In der Theorie sollte dies ja funktionieren nur leider scheint der VHDL Compiler zu tüchtig zu sein Optimiert die Verzögerungen & Co immer weg. Leider habe ich es noch nicht geschafft ihm das abzugewöhnen. Hat jemand von euch eine Idee wie das gemacht werden könnte (ohne PLL)? Ich verwende einen Altera FPGA und Quartus II. Danke Tobias