mikrocontroller.net

Forum: FPGA, VHDL & Co. warum geht das nicht?


Autor: KoF (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
hi, ich habe ein prob beim syntetisieren meines programms.
es werden die folgenden errors und warnungen ausgespuckt, obwohl ich es
wunderbar unter "symphony EDA sonatan" simulieren konnte.

WARNING:Xst:819 - "LA.vhd" line 20: The following signals are missing
in the process sensitivity list:
   bus_clk.
WARNING:Xst:819 - "LA.vhd" line 25: The following signals are missing
in the process sensitivity list:
   bus_clk.
WARNING:Xst:819 - "LA.vhd" line 31: The following signals are missing
in the process sensitivity list:
   probes.
ERROR:Xst:827 - "LA.vhd" line 17: Signal count cannot be synthesized,
bad synchronous description.

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du kannst Deine Register entweder mit clk oder mit
bus_clk takten, beides geht nicht, d.h. wenn in der
Sensitivity-List clk steht, dann erwartet die Synthese
auch eine Abfrage rising_edge(clk) oder falling_edge(clk)
aber nicht rising_edge(bus_clk)

Autor: ups (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
WARNING:Xst:819 - "LA.vhd" line 20: The following signals are missing
in the process sensitivity list:   bus_clk.

da gibt das ise schon mal ne eindeutige fehlermeldung aus.... :-)
die sensitivity list ist übrigens das signal in den klammern hinter
process :-))))) falls es daran liegt, aber ich denke mal eher den wald
vor lauter bäumen nicht gesehen .-)

Autor: Patrick S. (kof)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ fpga-user

danke. das wußte ich nicht. ich bin davon ausgegangen, das wenn der clk
um ein vielfaches höher als der bus_clk ist, das ich diesen dann nehmen
kann. also kann ich den process mit bus_clk starten und dann einfacvh
mit rising_edge seinen zustand abfragen. ich werd es ausprobieren :-)
aber erst morgen. hab heute ne reicheltbestellung bekommen (xc9573xl
;-) es will gebastelt werden ;-)

Autor: KoF (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ok, jetzt hab ich den nächsten fehler :-(

ich kann nix in den cpld (xc9572xl) laden :-(

wenn ich was progen/erasen,... will, kommt diese fehlermeldung :-(

ERROR:iMPACT:583 - '1': The idcode read from the device does not
match the idcode in the bsdl File.
INFO:iMPACT:1578 - '1':  Device IDCODE :
00001111111111111111111111111111
INFO:iMPACT:1579 - '1': Expected IDCODE:
00001001011000000100000010010011

woran kann das liegen?

Autor: AxelMeineke (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn ich das richtig sehe, vergleicht die Softwae die Daten mit den die
sich auf dem CPLD befinden. Deaktiviere vor dem Programmieren es CPLD
im Impact das Feld Verify. Nun denke ich sollte es klappen.
Kannst ja mal Bericht erstatten ob es der fehler war.

Autor: KoF (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich finde solche eine einstellung aber nicht im iMPACT :(

Autor: KoF (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich dreh noch durch! hab sogar nen neuen adapter zum programmieren
gebaut. am oszi sieht es gut aus, aber er bricht immernoch mit dieser
fehlermeldung ab, das ich die harware checken soll :-(

das ist echt entmutigend :-(

Autor: Jens (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Impact hat den ID-Code des angeschlossenen CPLD ausgelesen und
festgestellt, daß dieser Code nicht mit den Einstellungen in deinem
Projekt übereinstimmt. Das kann zwei Gründe haben:

1. Du hast im Projekt in der Tat einen anderen Baustein eingestellt,
als wirklich angeschlossen ist.

2. Du verwendetst ein Baustein mit einer Revision, die von Impact nicht
mehr (oder noch nicht) unterstützt wird. Selbes Problem hatte ich mal
mit einem XC9536. Abhilfe konnte durch die Verwendung einer älteren
Impact-Version erreicht werden.

Allerdings:

> INFO:iMPACT:1578 - '1':  Device IDCODE :
> 00001111111111111111111111111111

Das sieht schon sehr seltsam aus. Scheint so, als ob dein Adapter nicht
funktioniert und nur '1' ausliest. Oder aber dein CPLD ist im Arsch.
Welchen Adapter benutzt du? Ich nutze Cheapteag unter XP, klappt
einwandfrei.

Autor: KoF (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich hab das ding(jtag-parallel download cable) aus der app-note von
xilinx zusammengeschußtert. tdi, clock, tdo wackel auch schön am oszi
mit. nur dieser errorpin treibt, obwohl er (nach schaltung >vcc 2
dioden und 100ohm wiederstand und dann error) nicht treiben sollte,
sondern genau das gegenteil! :-(

benutzen tue ich nen xc9572xl (xc9572xl pc44dmn0505 f1342903a 10c
(genaue aufschrift)) unter xilinx webpack 7.1.0.3i

Autor: KoF (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hat denn keiner eine idee? :-(

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.