Gast
#251559
Hallo, ich will mit hilfe der state diagrams die ausgänge eines moduls (pin=1) in dem state diagram zählen. ich habe im anhang ein screenshot beigefügt. Problem ist, dass im hdl testbencher der zu zählende pin1 ignoriert wird und stattdessen der takt gezählt wird. wie bekomme ich es hin, dass er den pin1 zählt? vielen dank im voraus sabrina