Forum: FPGA, VHDL & Co. state diagram spartan 3


state diagram spartan 3
von sabrina (Gast)

Angehängte Dateien:
Lesenswert?
• ▲
▼ 
Hallo,

ich will mit hilfe der state diagrams die ausgänge eines moduls (pin=1)
in dem state diagram zählen. ich habe im anhang ein screenshot
beigefügt. Problem ist, dass im hdl testbencher der zu zählende pin1
ignoriert wird und stattdessen der takt gezählt wird.

wie bekomme ich es hin, dass er den pin1 zählt?

vielen dank im voraus
sabrina

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: state diagram spartan 3
von Sven Johannes (Gast)

Lesenswert?
• ▲
▼ 
Moin...

Ich vermute mal einfach das bei jedem Takt der Pin1 überprüft wird. Da
ich die Software aber nicht kenneist das ein Schuß ins Blaue. Kannst du
einen Screenshot des Test einstellen? Oder noch beser:den erzeugten HDL
Code.

--
 Sven Johannes

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.