Pins am FPGA mit DIP-Schalter als Pull-Down /-Up definieren altera

[Max K. (mku)]

hi

Ich möchte gerne bei meinem Projekt noch einen Dip-Schalter mit 4-bit 
breite anschließen.

Zuerst hatte ich pull-down Widerstände im Schaltplan eingebunden, bis 
jemand sagte, man könnte die Eingänge am FPGA auch direkt auf Masse 
"ziehen" oder halt auf "1".

Bei Quartus habe ich es aber glaube noch nicht gefunden.
Wenn ich die Eingänge auf "Default Value -> GND" stelle, ändert sich in 
"SignalTab" das Signal nicht, wenn ich es auch auf "default value -> 
VCC" schalte. Oder macht dies der Cyclone IV automatisch? Es war 
beidemale das Signal auf "1"

Danke.

[Markus F. (mfro)]

Im Assignment-Editor kann man ein "Weak Pull-Up Resistor"-constraint auf 
individuelle Pins setzen.

Das hilft natürlich nur dann was, wenn der Rest deiner Schaltung nicht 
bereits vor der FPGA-Konfiguration (logischerweise können die Pull-Ups 
erst danach aktiv sein) bei Floating-Signalen verrückt spielt.

Bei 'nem Eingang und dazu noch einem Dip-Schalter ist das ja aber eher 
nicht zu erwarten...

[Michael W. (Gast)]

Die Pins sollten während der Konfiguration auch beim Altera hochohmig 
sein, meine ich. Dies pullups wiederum werden auch nur im Betrieb 
benötigt, weil zuvor ja eh keine FPGA-Software läuft, die die Pins 
abfragen könnte.