Typumwandlung von STD_LOGIC

TheMason Gast #252038
Lesenswert?
• ▲
▼ 
Hallo,

mal eben eine kurze Frage. Ich möchte ein SIGNED signal in ein
STD_LOGIC_VECTOR umwandeln und umgekehrt.
Konkret : Ich habe mehrere (4) SIGNED-Variablen (32-Bit) und möchte
Unsigned (8Bit) darauf zugreifen.
ISE meldet ständig das die signale nicht kompatibel zueinander sind.
CONV_SIGNED bzw. CONV_UNSIGNED wirkt ja nur auf Variablen, fällt also
weg.

Gruß
TheMason
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren