VHDL: Tristate als Zustand verwenden?

hmm, der betreff klingt viel komplizierter, als es eigentlich ist, ich
hab einen 2 bit std_logic_vector, der die aktuell offene bank des
SDRAM, den ich anspreche, enthält, logischerweise eine von 4. um
herauszufinden, ob ich bank wechseln muss vergleich ich mit diesem
std_logic_vector. wenn ich den SDRAM refreshe muss ich alle bänke
schließen, meine frage ist, ob ich da einfach "ZZ" zuweisen kann,
beim nächsten zugriff einen "normalen" wert damit vergleiche und das
funktioniert dann auch. in der simulation ist es kein problem aber
funkioniert das auch in hw?

oder ist es doch besser, noch 1 bit einzuführen, das mir sagt, ob
überhaupt eine bank offen ist?

thx in advance
matthias