Shiftregister

[Andi (Gast)]

Hallo,

hab vor mir ein VHDL-Bsp liegen und bin gerade auf eine Zeile gestoßen
die mir Rätsel aufgibt:


signal DatenRein, DatenRaus : std_logic_vecotr(7 downto 0);
signal Shift : std_logic;

  ...

DatenRaus <= (DatenRein(6 downto 0) & Shift);



Vielleicht kann mir ja jmd. weiterhelfen!

Was wollen mir diese Zeilen sagen?


Danke im Voraus!

Gruß
Andi

[FPGA-User (Gast)]

DatenRaus bekommt die 7 LSBs von DatenRein + als Bit 0
das Signal Shift

Bsp.:
DatenRein = 0x11, Shift = '1',

dann bekommt DatenRaus im nächsten Takt
den Wert 0x23

[Kest (Gast)]

Wo steht was vom "nächsten Takt"? ;-)

Kest

p.s.: na, wobei - Shift"register" :-)

[Andi (Gast)]

@ FPGA-User

Danke, das klingt einleuchtend! Hat mir sehr weitergeholfen!
Vielen Dank.




@ Kest

Sorry, Kest!
Die Zeile

   DatenRaus <= (DatenRein(6 downto 0) & Shift);

steht natürlich in einenem Process:

process (Clk)
begin
  if (rising_edge(Clk)) then
    DatenRaus <= (DatenRein(6 downto 0) & Shift);
  end if;
end process;


Gruß
Andi