Datentyp in VHDL

Du definierst 2-dimensionale Arrays und übergibts aber nur
1-dimensionale Vectoren an das Array. Das wird wohl ein Fhler sein,
dann wird wohl eher stimmen:

case display_photo(i) is
when 0 => display(i) <= "......";
....

sonst ergibt ja auch die loop Schleife keinen Sinn.

Grüße
T.M.

das ist ganz einfach:

wenn display_photo als array deklariert ist, dann musst Du es
auch als solches behandeln, sprich Du musst ein Element
des arrays in der case-Anweisung referenzieren, z.B.

case display_photo(i) is ...

mit display sieht es genauso aus, Du kannst nicht dem array
einen einzelnen Wert zuweisen, hier fehlt wiederum die Angabe
des Array-Indexes ,also z.B. display(i).

T_Display würde ich übrigens so deklarieren:

type T_DISPLAY is array (2 downto 0) of std_logic_vector (6 downto 0);

oder

type T_DISPLAY is array (0 to 2) of std_logic_vector (6 downto 0);

noch schöner wäre es, eine Funktion, z.B. bcd_to_7_seg() zu schreiben
und diese dann anstelle der Case-Anweisung zu verwenden.
Eine solche Funktion wäre universell und könnte von Dir in jedem
Projekt unverändert verwendet werden (Design - to - ReUse)

uups war wieder einer schneller mit eintippen, doppelt hält besser

Danke, Danke, ich habe den Fehler im Moment auch gefunden. Ich arbeite
das erste Mal mit mehrdimensionalen Feldern, deswegen hatte ich
Probleme. Trotzdem danke für eure Unterstüzung.

MfG Tobias

@FPGA-User:

wie sähe denn so eine Funktion aus? Ich ahbe noch nicht mit einer
Funktion gearbeitet. Kannst du mir auf die Sprünge helfen?

OK, wenn Du noch keine Funktionen verwendet hast, hier ein
Beispiel:

Im Package deklarierst Du die Funktion :
----------------------------------------

   function bcd_to_7seg( cnt : std_logic_vector(3 downto 0))
      return std_logic_vector;

Und im Package Body kommt dann die Implementierung :
-----------------------------------------------------


   function bcd_to_7seg( cnt : std_logic_vector(3 downto 0))
      return std_logic_vector
   is
      variable res : std_logic_vector(6 downto 0);
   begin
      case cnt is
         when x"0" => res := "1111110";
         when x"1" => res := "0110000";
         when x"2" => res := "1101101";
         when x"3" => res := "1111001";
         when x"4" => res := "0110011";
         when x"5" => res := "1011011";
         when x"6" => res := "0011111";
         when x"7" => res := "1110000";
         when x"8" => res := "1111111";
         -- Decodierung > 9 wird nicht benoetigt,
         -- kostet aber auch keine extra Ressourcen
         when x"9" => res := "1110011";
         when x"A" => res := "1110111";
         when x"B" => res := "0011111";
         when x"C" => res := "1001110";
         when x"D" => res := "0111101";
         when x"E" => res := "1001111";
         when x"F" => res := "1000111";
         when others => res := "1111111"; -- nur fuer Simulation
      end case;
      return res;
   end;

Der Aufruf könnte dann so aussehen:

LED1 <= bcd_to_7seg(counter_1);

wobei LED1 : std_logic_vector(6 downto 0) ist

Abhängig vom Typ (gem. Anode / Kathode) muss evt. invertiert
werden, was Du sicher selbst hinbekommst.

Funktionen verstanden?

Ja verstanden, habe ich es, cnt is einfach ein Eingangsport, wo die BCD
Werte reinkommen?

prinzipiell ja, es ist auch ähnlich wie in C, also
die Funktion bekommt einen Wert übergeben - in diesem
Fall ein 4 bit vector und liefert ein Ergebnis zurück,
hier ein 7-bit vector. Das funktioniert natürlich auch mit
anderen Datentypen, z.B. Integer, Signed, Unsigned usw.

In Hardware kann man sich das so Vorstellen:
Ein Schaltung hat 4 Eingänge und 7 Ausgänge, dazwischen
liegt der 7-Seg Decoder

Aber Vorsicht, "Funktion" kann hier missverstanden werden,
das ist kein Programmteil, der mehrfach aufgerufen wird, sondern
die entspr. Hardware (also praktisch ein 7447 IC) wird für
jedes Ausgangssignal neu implementiert.

cnt kann übrigens auch input oder eingang heißen, das ist nur
die interne Bezeichnung für den 4-bit Eingangsvektor.