Forum: FPGA, VHDL & Co. Welchen Logikbaustein?


von Neutron (Gast)


Lesenswert?

Mir stellt sich folgendes Problem: ich muss mit einem PLD (FPGA/CPLD)
mehrere untereinander synchrone serielle Datenströme auf eine
(entsprechend schnellere) serielle Ausgangsleitung multiplexen und
hinterher (ebenfalls mit einem PLD) auseinanderführen.

Den Takt der Datenströme kenne ich nicht, ist aber synchron. Den muss
ich irgendwie rekonstruieren und chipintern vervielfachen, damit mein
PLD synchron dazu läuft.

Es handelt sich bei den Datenströmen um ein NRZ Signal mit etwa
10mit/s. Das Protokoll spielt keine Rolle. Die Signale sollen nur 1:1
durchgeschleift werden.

von Xenu (Gast)


Lesenswert?

In deinem Text taucht zwar nirgendwo ein Fragezeichen auf,
aber das mit der Synchronisierung wäre am Einfachsten mit Hilfe
von DLLs bzw. PLLs zu lösen. Haben z.B. Xilinx-FPGAs (Virtex,
Spartan-3, ...) eingebaut.

von Neutron (Gast)


Lesenswert?

Vielen Dank, das ist schonmal ein Ansatz.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.