Welchen Logikbaustein?

Neutron Gast #252893
Lesenswert?
• ▲
▼ 
Mir stellt sich folgendes Problem: ich muss mit einem PLD (FPGA/CPLD)
mehrere untereinander synchrone serielle Datenströme auf eine
(entsprechend schnellere) serielle Ausgangsleitung multiplexen und
hinterher (ebenfalls mit einem PLD) auseinanderführen.

Den Takt der Datenströme kenne ich nicht, ist aber synchron. Den muss
ich irgendwie rekonstruieren und chipintern vervielfachen, damit mein
PLD synchron dazu läuft.

Es handelt sich bei den Datenströmen um ein NRZ Signal mit etwa
10mit/s. Das Protokoll spielt keine Rolle. Die Signale sollen nur 1:1
durchgeschleift werden.
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Xenu Gast #252894
Lesenswert?
• ▲
▼ 
In deinem Text taucht zwar nirgendwo ein Fragezeichen auf,
aber das mit der Synchronisierung wäre am Einfachsten mit Hilfe
von DLLs bzw. PLLs zu lösen. Haben z.B. Xilinx-FPGAs (Virtex,
Spartan-3, ...) eingebaut.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren