LVDS vs. single-ended signaling @ 10-100MSPS

Ich würd's auf jeden Fall mit LVDS machen; ich hab schon schlechte
Erfahrungen mit AD/DA-Wandlern + FPGA bezüglich Signalintegrität
gemacht
(ohne LVDS).

Würde auch auf jeden Fall LVDS machen. Da kannst Du nur gewinnen. Mache
Dir keinen Stress mit Singleended

Kest

Hatte halt die Überlegung, ev. bei single-ended zu bleiben, da die 2
ADCs ja sowieso singleended-Ausgänge besitzen und wenn ich diese nahe
am FPGA platziere dann sind die Leitungen zwar sehr viele und dicht
beieinander, aber doch auch einiges kürzer als wenn ich sie erst in ein
differentielles umwandeln muss. Ob da so erhebliches Übersprechen
zwischen den 2x16 Leitungen bei einigen MSps auftritt?

Traten bei Euch den so erhebliche Probleme bei single-ended signaling
auf? Wie hat sich das denn geäußert bzw. was waren denn genau die
Schwierigkeiten dabei? LVDS ist ja solange auch noch nicht im
"Geschäft"... oder?

Ok, ich hab's so verstanden, dass Du am ADC schon LVDS Ausgänge hast.
Da Du Singleended Ausgänge hast, bräuchtest Du ja dann LVDS-Treiber,
ohne geht es wohl nicht, oder? Also bleibt Dir nichts anderes übrig,
als bei Singleended zu bleiben

Zu LVDS: Das Händling von LVDS ist total unkompliziert. Man sollte hat
aufpassen, dass man richtige Bänke im FPGA erwischt, denn oft kann man
die nicht untereinander vertauschen. Beim Layout sollte man auch auf
halbwegs parallele Leitungen und gleiche Länge achten, aber bei so
kurzen Strecken wird es wohlkaum ins Gewicht fallen.

Ob da mit Übersprechnungen zu rechnen ist - bestimmt. Die Frage ist
nur, ob man es in Griff bekommt oder nicht.

Sorry, leider ist alles, was ich hier schreibe "Wischi-Waschi", aber
vielleicht kennt sich da jemand besser aus :-)

Kest