CLK-Teiler bzw. CLK-Enable

DCM hat vermutlich Beschränkungen was min. Taktfrequenz
betrifft, das dürfte problematisch werden.
Aber so ein Teiler ist doch ganz einfach (ich schreib
jetzt hier mal schnell was hin, ohne zu compilieren...)

-- 8 MHz / 125 kHz = Faktor 64

signal teiler : integer range 0 to 63;
signal ena_q  : boolean;
signal my_counter : std_logic_vector(15 downto 0);

-- Vorteiler 64:1
process(reset, clk)
begin
   if reset='1' then
      teiler <= 0;
   elsif rising_edge(clk) then
      teiler <= (teiler +1) mod 64;
      ena_q  <= teiler = 0; -- Nulldurchgang
   end if;
end process;

-- Counter, der mit 125 kHz laufen soll
process(reset, clk) -- clk = 8MHz
begin
   if reset='1' then
      my_counter <= (others=>'0');
   elsif rising_edge(clk) then

      if ena_q then -- Clock-Ena nur alle 64 Takte, also mit 125kHz !
         my_counter <= my_counter +1;
      end if;
   end if;
end process;

-was ist ein DCM ?

DCM ist Digitales Clock managment.
Die DCM geht nicht bin 125kHz runter. Da muss man sich schon im
Megaherzbereich bewegen. Dafür würde ich aber auch keine DCM
verschwenden.
Also bei einer DCM kann man den Eingangstakt und Ausgangstakt vorgeben,
und dann macht der Baustein das für dich. Das ist die Grundfunktion.
Damit kann man auch noch mehr spielereien machen, aber da solltest du
dir mal die Dokumentation z.B. bei Xilinx anschauen.
In deinem Fall votier ich ganz klar (wie fast immer ) für die Lösung
von FPGA-User :-)

Ok, ich gehe davon aus, daß eine DCM mit PLLs arbeitet (?)

Wie auch immer: Ich habe ein Problem mit dem obigen Konstrukt: Im
Prinzip ist das ja nichts anderes als ein Zähler, der nach dem 64ten
clk auf hi geht. Nach meinem Empfinden steigt dessen Flanke aber nicht
mit der edge des clk-Taktes sondern erst beim nächsten.

???

Jupp geht mit einer PLL...
Hmmm steigt das erst bei der nächsten? na da kann ich mich heut abend
nicht mehr reindenken... :-) ansonsten machste aus der 64 ne 63.
Schon Modelsim befragt?