Gast
#253391
Hallo Experten Ich geb's auf, es sei denn, es kann mir jemand erklären, wie der digitale Teil eines Delta-Sigma-Wandler's (A => D) aufgebaut sein muss. Noise-Shaping, Oversampling, Decimation usw usw usw OK, ich krieg einen 1 Megabit / Sekunde schnellen Ein-Bit-Datenstrom von der analogen Seite des Delta-Sigma-Wandler's. Und jetzt? Was ich bisher weiss, ist folgendes: Das Rauschen, welches durch das Überabtasten breiter verteilt ist, muss nun weggefiltert werden. Ja, aber mit welchem Filter? Einem Tiefpaß 1. Ordnung? Oder 2. Ordnung? FIR oder IIR? Ist eine Dezimation notwendig? Einfach jeden 16. Wert nehmen, das reicht aus? Oder wie? Ich lese mich seit Tagen zu Tode und komme einfach nicht weiter. Das Schlimmste ist aber, daß das Zeug's noch in VHDL realisert werden soll. Kann mir jemand ernsthaft weiterhelfen? Danke! Matthias