Lauflicht VHDL

1

  if rising_edge (clock_50) then

2

    count <= count + "0000000000000000000000001";

3

    if count = 25000000 then  -- Überlaufmoment

4

      count <= "0000000000000000000000000";

5

      clk_1Hz <= clk_1Hz xor '1';  -- 1,0,1,0,...

6

    end if;

7

  end if;

8

9

  ...

10

  elsif rising_edge(clk_1Hz) then

So werden FPGAs nicht getaktet. Man arbeitet stattdessen mit 
Clock-Enables!

> "0000000000000000000000001";
Keine Angst vor langen Bitfolgen, Hut ab! Aber geschickter wäre es, 
mit Integern zu zählen. Die sind "natürlichsprachig" im Zehnersystem wie 
du auch...

> use IEEE.STD_LOGIC_ARITH.ALL;
> use IEEE.STD_LOGIC_UNSIGNED.ALL;
Beitrag "IEEE.STD_LOGIC_ARITH.ALL obsolete"

Mein Tipp:
http://www.lothar-miller.de/s9y/archives/80-Hello-World!.html
http://www.lothar-miller.de/s9y/archives/61-Lauflicht.html

AL schrieb:
> dass auf meinem DE2-115 Board nur die ersten drei LEDs gesteuert werden
> und die anderen nicht ????
Die Beschreibung passt schon. Vermutlich stimmt die Pinzuordnung 
nicht...

Der asynchrone Reset mit kombinatorischem 8-bit Vergleicher ist auch 
keine gute Idee.

Cheers, Roger

Roger Steiner schrieb:
> Der asynchrone Reset mit kombinatorischem 8-bit Vergleicher ist
> auch keine gute Idee.
Richtig, das ist ganz übel: eine asynchroner kombinatorischer Reset.
Wenn der Vergleicher ein wenig glitcht (und das wird er tun!), dann 
werden zwischendurch schon mal alle oder nur ein paar der 
Zählerflipflops zurückgesetzt. Ganz unschöner und unkalkulierbarer 
Effekt... BTDT.