Clock_Wizard - Verzögerter Ausgangstakt?

Gast #3854742
Hallo. Ich verwende aus ISE heraus den IP Core Clock_Wizard 9.3. Der 
Eingangstakt berägt 50 MHz, der Ausgangstakt 100 MHz. Ich habe eine 
Test-Bench geschrieben, um was Verhalten zu simulieren. Es funktioniert, 
bis auf die Tatsache, dass der Ausgangstakt erst nach etwa 1 us anliegt. 
Kann mir wer das Verhalten erklären?
Angehängte Dateien:
Gast #3857158
hi,

ich sehe im Diagramm erst einmal keinen Fehler. "clk_sys" ist der 
Ausgang und es dauert etwas, bis er anfängt zu toggeln. "locked" wird 
erst gesetzt, wenn "clk_sys" auch stabil ist, also üblicherweise nochmal 
später. (ps: gut verwendbar, um einen BUF?CE zu betreiben, damit der 
Takt nach aussen hin erst dann aktiv ist, wenn er stabil ist).

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 12 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.