Clock_Wizard - Verzögerter Ausgangstakt?

FPGA_Gast Gast #3854742
Lesenswert?
• ▲
▼ 
Hallo. Ich verwende aus ISE heraus den IP Core Clock_Wizard 9.3. Der 
Eingangstakt berägt 50 MHz, der Ausgangstakt 100 MHz. Ich habe eine 
Test-Bench geschrieben, um was Verhalten zu simulieren. Es funktioniert, 
bis auf die Tatsache, dass der Ausgangstakt erst nach etwa 1 us anliegt. 
Kann mir wer das Verhalten erklären?
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
daniel__m Gast #3857158
Lesenswert?
• ▲
▼ 
hi,

ich sehe im Diagramm erst einmal keinen Fehler. "clk_sys" ist der 
Ausgang und es dauert etwas, bis er anfängt zu toggeln. "locked" wird 
erst gesetzt, wenn "clk_sys" auch stabil ist, also üblicherweise nochmal 
später. (ps: gut verwendbar, um einen BUF?CE zu betreiben, damit der 
Takt nach aussen hin erst dann aktiv ist, wenn er stabil ist).
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren