Probleme bei ROM Simulation

Gast #3863117
Lesenswert?

Ich habe ein ROM welcher aus einer Datei intialisiert wird, dieser lässt 
sich auch synthetisieren, allerdings kann ich diesen nicht mit Isim 
simulieren.

Es kommt zwar keine Fehlermeldung,aber an meinem Ausgang liegt nur 
"UUUUUU" an und der CLK ändert sich auch nicht.

im Anhang befinden sich die nötigen Dateien.
Angehängte Dateien:
Gast #3864251
Lesenswert?

sergej schrieb:
> Ich habe ein ROM welcher aus einer Datei intialisiert wird, dieser lässt
> sich auch synthetisieren,

Bist du dir sicher, dass du das synthetisieren kannst? Mit Quartus hat 
es damals bei mir leider nicht funktioniert (ROM war nur mit Nullen 
gefüllt).

Siehe auch dieser Thread hier:
Beitrag "RAM mit Filedaten intialisieren (VHDL)"
Gast #3864265
Lesenswert?

Sanchez Santiago schrieb:
> sergej schrieb:
>> Ich habe ein ROM welcher aus einer Datei intialisiert wird, dieser lässt
>> sich auch synthetisieren,
>
> Bist du dir sicher, dass du das synthetisieren kannst? Mit Quartus hat
> es damals bei mir leider nicht funktioniert (ROM war nur mit Nullen
> gefüllt).
>
> Siehe auch dieser Thread hier:
> Beitrag "RAM mit Filedaten intialisieren (VHDL)"

ja, der lässt sich synthetisieren und jetzt auch simulieren.

jetzt habe ich allerdings versucht mein modul so abzuändern, dass er mir 
daraus ein Dual Port Ram synthetisiert und das macht er leider nicht. er 
macht mir 2 single Port Rams und leider komme ich deswegen auf beinahe 
200% der verfügbaeren resourcen.

Kennt einer eine Lösung für das dual port problem?

auf diversen seiten habe ich gelesen, dass ich pro ausgang ein Prozess 
benötige und die memory variable "shared" sein muss. Beides habe ich 
probiert aber nichts hilft. Im Xst user guide haben die ebenfalls das 
selbe.


im anhang sind noch einmal meine derzeitigen dateien
Angehängte Dateien:
Moderator (Firma: Titel) Persönliche Seite #3864285
Lesenswert?

sergej schrieb:
> jetzt habe ich allerdings versucht mein modul so abzuändern, dass er mir
> daraus ein Dual Port Ram synthetisiert und das macht er leider nicht.
Hast du die Synthese-Guidelines angeschaut? Darin steht, wie du ein RAM 
zu beschreiben hast, damit der Synthesizer ein DPRAM erkennt. Für Xilinx 
wäre das der "XST Users Guide", bei Altera gibts sicher auch so was...
Gast #3864328
Lesenswert?

Sanchez Santiago schrieb:
> sergej schrieb:
>> ja, der lässt sich synthetisieren
>
> Benutzt du Quartus oder ISE?
> Hast du die Funktion auch auf dem Board ausprobiert oder nur geschaut ob
> die Synthese durchgelaufen ist?

benutze ISE und habe nur geschaut ob die synthese durchgelaufen ist. 
Habe noch nicht die Möglichkeit es auf einem Board zu testen.


@Lothar

Ja habe im XST User guide geguckt und daher auch meiner implementierung.
im Vergleich zum single Port Rom muss jeder ausgang einen eigenen 
Prozess haben.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren