Sanchez Santiago schrieb:
> sergej schrieb:
>> Ich habe ein ROM welcher aus einer Datei intialisiert wird, dieser lässt
>> sich auch synthetisieren,
>
> Bist du dir sicher, dass du das synthetisieren kannst? Mit Quartus hat
> es damals bei mir leider nicht funktioniert (ROM war nur mit Nullen
> gefüllt).
>
> Siehe auch dieser Thread hier:
> Beitrag "RAM mit Filedaten intialisieren (VHDL)"
ja, der lässt sich synthetisieren und jetzt auch simulieren.
jetzt habe ich allerdings versucht mein modul so abzuändern, dass er mir
daraus ein Dual Port Ram synthetisiert und das macht er leider nicht. er
macht mir 2 single Port Rams und leider komme ich deswegen auf beinahe
200% der verfügbaeren resourcen.
Kennt einer eine Lösung für das dual port problem?
auf diversen seiten habe ich gelesen, dass ich pro ausgang ein Prozess
benötige und die memory variable "shared" sein muss. Beides habe ich
probiert aber nichts hilft. Im Xst user guide haben die ebenfalls das
selbe.
im anhang sind noch einmal meine derzeitigen dateien