ATxMega Externer Quarz

[McDonald J. (mcdonald_j)]

Hallo

Ich weiss dieses Thema wurde schon 1000 mal abgehandelt, aber mit den 
anderen Forenbeiträgen klappts trotzdem nicht.

Ich verwende einen ATxMega128A3U und ein 8MHz Quarz. Folgender Code als 
Clock Initialisierung:

  // Clock init
  OSC.XOSCCTRL = OSC_FRQRANGE_2TO9_gc | OSC_XOSCSEL_XTAL_16KCLK_gc;    // Freq Range = 2MHz-9MHz, Startup Time = 16kCLK
  OSC.CTRL |= OSC_XOSCEN_bm;

  while(!(OSC.STATUS & OSC_XOSCRDY_bm));                // Wait for Oscillators to become stable 

  OSC.PLLCTRL = OSC_PLLSRC_XOSC_gc | 3;
  OSC.CTRL |= OSC_PLLEN_bm;                        // PLL = 3
  while (!(OSC.STATUS & OSC_PLLRDY_bm));                // Wait for PLL to become stable
  
  CCP = CCP_IOREG_gc;
  CLK.CTRL = CLK_SCLKSEL_PLL_gc;                    // Use PLL as system Clock
  
  OSC.CTRL &= ~(OSC_RC2MEN_bm | OSC_RC32MEN_bm | OSC_RC32KEN_bm);    //Disable unused oscillators
  

  CCP = CCP_IOREG_gc;
  CLK.LOCK = CLK_LOCK_bm;                        // Lock Clock Settings until next Reset

Irgend etwas klappt da jedoch nicht. Mit dem KO gemessen, schwingt der 
Quarz mit 8MHz und ca 1.5Vpp. Der Systemclock ist jedoch nach wie vor 
2MHz.

Sieht jemand einen Fehler im Code oder hab ich etwas grundlegendes 
vergessen?

Lg
Jérôme

[Werner (Gast)]

Hier der Code, den ich verwende. Die PLL ist allerdings auf Faktor 2 
eingestellt:

void clk_init(void)
{
  OSC.XOSCCTRL = 0xDB;  // oscillator setting
  OSC.CTRL = 0x08;    // ext Clock enable
  OSC.PLLCTRL = 0xC2;    // PLL ext. Clock 2x
  while((OSC.STATUS & 0x08) != 0x08);   //warten bis  OSC ready
  OSC.CTRL = 0x18;    // PLL + ext. Clock enable
  while((OSC.STATUS & 0x10) != 0x10);   //warten bis  PLL ready
  CCP = 0xD8;        // protection freigabe
  CLK.CTRL = 0x04;    //ext.Clock
}

Probiers mal damit.

Werner

[McDonald J. (mcdonald_j)]

Hab ich ausprobiert, die Quarz Spannung geht auf ca. 3Vpp (Kommt vom 
gesetzten XOSCPWR im XOSCCTRL) aber sonst ändert sich leider nichts.

[McDonald J. (mcdonald_j)]

Ok habs gefunden. Scheinbar funktionierte mit dem Code Teil:

  // PLL als Systemclock waehlen
  CCP = CCP_IOREG_gc;              //Der C-Code der obigen Assebly Snippets
  CLK.CTRL = CLK_SCLKSEL_PLL_gc;

etwas nicht. Mit Dem folgenden Code funktionierts.

  // Clock init
  OSC.XOSCCTRL = OSC_FRQRANGE_2TO9_gc | OSC_XOSCSEL_XTAL_16KCLK_gc;    // Freq Range = 2MHz-9MHz, Startup Time = 16kCLK
  OSC.CTRL |= OSC_XOSCEN_bm;

  while(!(OSC.STATUS & OSC_XOSCRDY_bm));                // Wait for Oscillators to become stable 

  OSC.PLLCTRL = OSC_PLLSRC_XOSC_gc | 0x09;
  OSC.CTRL |= OSC_PLLEN_bm;                        // PLL = 3
  while (!(OSC.STATUS & OSC_PLLRDY_bm));                // Wait for PLL to become stable
  
                                    // PLL als Systemclock waehlen
  __asm__("LDI r24,0xD8");                      //Assembly Snippets, damit keine Codeoptimierung notwendig ist
  __asm__("OUT 0x34,r24");
  __asm__("LDI r24,0x04");
  __asm__("STS 0x0040,r24");
  
  OSC.CTRL &= ~(OSC_RC2MEN_bm | OSC_RC32MEN_bm | OSC_RC32KEN_bm);    //Disable unused oscillators
  

  CCP = CCP_IOREG_gc;
  CLK.LOCK = CLK_LOCK_bm;                        // Lock Clock Settings until next Reset

Möglicherweise hat AtmelStudio den Code falsch optimiert.