pll_enable_config_defaults aus Atmel ASF

[Florian D. (fdsurfer)]

Hallo Atmel Experten,

ich möchte einen Externen Clock für einen anderen Chip generieren....

Zur Hardware:
Ich verwende den AT32UC3A0512, wie er auch auf dem EVK1100 zu finden 
ist.
Bei den Sourcen aus dem ASF wird beim Startup die Funktion 
pll_enable_config_defaults(0) verwendet, welche den PLL0 auf 48 MHz 
bringt.

Dieses wollte ich verwenden um einen 10 MHz Clock zu generieren. Dazu 
habe ich den 12 MHz Quarz (Hauptquarz) als Quelle definiert und den PLL1 
auf Multipikator 5 und divisor 6 gestellt.
Anschließend wird mit den PM Funktionen pm_gc_enable(ADE_PM, 
AVR32_PM_GCLK_GCLK3); und gpio_enable_module_pin(ADE_CR, 
AVR32_PM_GCLK_3_1_FUNCTION); der Pin von Port B 31 als Ausgang gewählt.

Jetzt das seltsame: Beim EVK1100 funktioniert das ganze und an der von 
uns gebauten Hardware bleibt das System in der Funktion 
pll_enable_config_defaults "hängen".
Bei geneueren Untersuchungen habe ich festgestellt, dass in der Funktion 
eine While-Schleife eingebaut ist. (while (!pll_is_locked(pll_id));)
Hier wird also darauf gewartet dass die PLL stabil läuft? Wenn ich nur 
mit 4 Multipliziere geht das Programm einwandfrei da drüber.

Kennt das vielleicht jemand?
Laut Datenblatt kann die PLL mehr als 60 MHz..


Danke und Gruß,
Florian