Ansteuerung ADC0820 mit Atmega

[Daddel (Gast)]

Liebe Community,

ich benötige zur Erfassung analoger Signale einen ADC, damit ich diese 
mit einem ATmega weiterverarbeiten kann. Als ADC kommt der Baustein 
ADC0820 zum Einsatz, da er wesentlich schneller ist, als die 
integrierten Konverter des Atmegas.

Nun zu meiner Frage:

Wie genau erfolgt die Ansteuerung des Bausteins? Hat da schon jemand 
Erfahrung?

Aus dem Datenblatt meine ich folgende Informationen zu beziehen:

- Unterstützung 2er Modi: Ich möchte WR-RD-Modus verwenden, da ich so 
mit besonders wenig Steuerleitungen auskomme. -> PIN MODE auf 1.
- CS\ und RS\ können konstant auf Low sein. Der ADC ist dann im 
Dauerbetrieb.
- WR\ ist der einzige Steuereingang den ich benötige! RICHTIG?
--> Immer wenn WR\ seine steigende Flanke hat, wird ein neuer Analogwert 
konvertiert. Nach 800ns, spätenstens 1300ns steht der Wert an den 
digitalen Ausgängen zur Verfügung. Der Wert bleibt solange am Ausgang 
erhalten, bis die nächste steigende Flanke an WR\ erfolgt.
--> WR muss min. 500ns auf Low sein.

- INT\ kann mir anzeigen, dass Daten am Ausgang zur Verfügung stehen, 
bzw. gültig sind. Benötigen tue ich ihn jedoch nicht, wenn ich die 
1300ns abwarte, oder?

Die Infos sind im Wesentlichen von den Seiten 10, 12 und 13 des 
Datenblatts.

Kann man das so machen?

Vielen Dank im Voraus!!

Gruß

[Peter W. (pe_wi)]

Vielleicht hilft dieser Link Dir weiter.


Gruß
       Peter


http://alternatezone.com/electronics/images/dsoa_cct.gif

[Horst S. (Gast)]

Hi Daddel,

ich hab beide Varianten aus dem Datenblatt im Angebot, leider nur in 
Assembler, ich hoffe Du kommst klar.


Ich habe mich letztens mal an einer Stereo-Ultraschallanalyse versucht.
Die Wandlerroutine einmal im RD-Mode:

//ADC 0820 READ MODE 
GetAD:
  //Start Left channel
  cbi _SFR_IO_ADDR(PORTB), ADL_RD
  //Start right channel
  cbi _SFR_IO_ADDR(PORTD), ADR_RD
  
  //Wait for left channel complete (INT line)  
GetAD_Left_Loop:
  sbic _SFR_IO_ADDR(PINB), ADL_INT
  jmp GetAD_Left_Loop


  //Wait for right channel complete (INT line)  
GetAD_Right_Loop:
  sbic _SFR_IO_ADDR(PIND), ADR_INT
  jmp GetAD_Right_Loop
  


  //set data left channel to RAM
  in d0, _SFR_IO_ADDR(PINA)
  st X+, d0  

  //set data right channel to RAM
  in d0, _SFR_IO_ADDR(PINC)
  
  
  st X+, d0  
  


  // Reset RD lines
  sbi _SFR_IO_ADDR(PORTB), ADL_RD 
  sbi _SFR_IO_ADDR(PORTD), ADR_RD // Reset RD line
  

  ret

Kleine Benennungslegende dazu:
- d0= Register r16, das kommt noch aus meiner 68000er-Zeit
- ADL_/ADR_: linker/rechter Wandler
- _RD/_WR/_INT: So benannte Signale des 0820

ADL_RD ist also z.B. die RD-Leitung des linken Wandlers.


Hat mir so etwa 7 Samples/ 40KhZ-Welle gebracht.



Der RD-WR Mode ist allerdings deutlich schneller (12 Samples/ 
40KhZ-Welle) und trotzdem die Beschreibung mit Untermodi schon etwas 
umfangreicher ist, wird die Ansteuerung eigentlich um nix komplizierter.

//ADC 0820 READ-WRITE MODE (STAND ALONE)
GetAD_WR_Mode:

  //SET WR LINE LOW FOR AT LEAST 600ns
  //Start Left channel
  cbi _SFR_IO_ADDR(PORTB), ADL_WR //2
  //Start right channel
  cbi _SFR_IO_ADDR(PORTD), ADR_WR //2

        //Fill up 600 ns at 20MHz
  nop
  nop
  nop
  nop
  nop
  nop
  nop
  nop

  //Trigger up Left channel
  sbi _SFR_IO_ADDR(PORTB), ADL_WR //2
  //Trigger up right channel
  sbi _SFR_IO_ADDR(PORTD), ADR_WR //2

  
  //Wait for left channel complete (INT line)  
GetAD_WR_Mode_Left_Loop:
  sbic _SFR_IO_ADDR(PINB), ADL_INT
  jmp GetAD_WR_Mode_Left_Loop


  //Wait for right channel complete (INT line)  
GetAD_WR_Mode_Right_Loop:
  sbic _SFR_IO_ADDR(PIND), ADR_INT
  jmp GetAD_WR_Mode_Right_Loop


  //set data left channel to RAM
  in d0, _SFR_IO_ADDR(PINA)
  st X+, d0  

  //set data right channel to RAM
  in d0, _SFR_IO_ADDR(PINC)
  st X+, d0  

  ret

Wenn Du nur einen Wandler hast, wird's noch ein wenig fixer (weniger 
Befehle). Ggf. kannst Du weiter optimieren, wenn Du das Wegschreiben der 
Daten erst in der Warteschleife des nächsten Lesens machst.

Warum willst Du auf die INT-Leitung verzichten?

[(unknown) (Gast)]

hi to all friend

one question :

in write/read mode , is used RD line????? and why??????

thanks.