Forum: FPGA, VHDL & Co. PCIe Endpoint Fatal error Diagnose


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von pcieIP (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Guten Tag.

Ich bräuchte bitte nochmals Unterstützung bei meinem Versuch eine PCIe
Verbindung zwischen PC und einer eigenen HW aufzubauen.

Ich benutze Xilinx Kintex-7 mit Vivado 14.4.

Grundsätzlich funktioniert das erzeugte Xilinx Beispiel für ein AVNET
EVB. D.h. mit einem PCI-Tree-Display-Tool auf dem PC sieht man den
Xilinx Endpoint.

Nach der Portierung des Beispieles auf meine HW klappt es aber nicht
mehr. Ich bin bis auf 1 lane und Gen1 zurückgegangen. Ich habe mir 
einige
pl_xxx und cfg_xxx Signale auf Register gelegt, die ich auslesen und
anschauen kann.

Es sieht so aus, als ob grundsätzlich die Verbindung funktioniert, da
der LTSSM Status "UP" , der Linkstatus die richtige Laneanzahl
und den gewählten Speed anzeigt.
Was hier nicht stimmt ist ist einmal der Devicesstatus zeigt "behebbaren
Fehler " an und man sieht nichts mit dem PCI Tree Tool am PC.

Wenn ich auf zwei Lanes gehe, ist es das Gleiche nur zeigt der
Devicestatus dann zusätzlich noch einen fatalen Fehler an.

Mit einem 3.5GHz/40Gs Scope (mit differenziellen Tastkopf)kann ich auf
den Leitungen (rx- und tx-seitig) permanenten Verkehr beobachten, ohne
aber zu wissen was das vor sich geht.

Meine Frage ist nun , wie kann man beim Endpoint nähere Hinweise auf die
angezeigten Fehler finden? Advanced Error Reporting geht ja nur
beim Root Port wenn ich die Doku richtig verstanden habe.

Kann mir vielleicht jemand einen Tipp geben?

Danke.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.