Hallo Was muss ich beachten um den Status einzulesen Laut Datenblatt muss nSEL, SDI Low sein und die Bits werden über SDO eingelesen. So weit so gut, muss Note: The FIFO IT bit behaves like a status bit, but generates nIRQ pulse if active. To check whether there is a sufficient amount of data in the FIFO, the SDO output can be tested. Denn Teil verstehe ich nicht but generates nIRQ pulse if active. Wie kann ich die nIRQ Pulse aktivieren ? Hier mal ein Auszug in PIC "C" Bei Sender hatte ich vergessen ein Bit richtig zu setzen und konnte nicht senden. Ich wäre für jeden Tip dankbar long ReadStatus(void) { long Result = 0; RF01_ClrNSEL; // nSel Low RF01_ClrSDI; // SDI Low RF01_ClrSCK; // SCK Low NOP(); NOP(); for (char i=0; i < 18; i++ ) { RF01_SetSCK; // SCK High if(RF01_Get_SDO) // Get Bit of SDO Pin { Result|=1; } RF01_ClrSCK; // Clock low NOP(); NOP(); NOP(); // repeat this 18 time } RF01_SetNSEL; // nSel High RF01_SetSDI; // SDI high NOP(); NOP(); NOP(); return Result; }
Sobald nSEL auf LOW gesetzt wird, liegt am SDO-Pin das erste Bit des Staus Registers an. Ohne das du was an SCK machen must. Das ist RGIT wenn du im Sendemodus bist bzw. FFIT wenn du im Empfangsmodus bist. RGIT: TX register is ready to receive the next byte (Can be cleared by Transmitter Register Write Command) FFIT: The number of data bits in the RX FIFO has reached the pre-programmed limit (Can be cleared by any of the FIFO read methods) Um das gesamte Statusregisters auszulesen, musst du 16 Nullen reinschreiben, dann bekommst du Zeitgleich alle 16 Statusbits.
Danke Christian K. Das denke ich mir , das es so sein soll. Was läuft da falsch, muss wohl davon ausgehen das das Modul Buggy ist.
Mahlzeit,
in deiner for-Schleife fehlt noch das Bitshift in Result
In deiner obigen Variante überschreibst du immer nur das LSB
...
if(RF01_Get_SDO) // Get Bit of SDO Pin
{
Result|=1;
}
Result = Result << 1;
...
Martin Michael schrieb: > for (char i=0; i < 18; i++ ) { > > RF01_SetSCK; // SCK High > > if(RF01_Get_SDO) // Get Bit of SDO Pin > { > Result|=1; > } > > RF01_ClrSCK; // Clock low > NOP(); > NOP(); > NOP(); // repeat this 18 time > > } 1. warum 18 mal und nicht 16? Nur will im Datenblatt das Diagramm mehr wie 16 Tagte darstellt. Nach den ersten 16 Bits wird das FIFO ausgegeben, das nochmal 16 Bit lang ist, das brauchst du aber nicht. 2.
1 | |
2 | |
3 | |
4 | |
Das ergibt überhaut keinen sinn. vielleicht ein
1 | |
2 | |
3 | |
4 | |