ATMega640 MSPIM SS-Timing

[Daniel S. (ds1982)]

Hallo,

ich benutze von meinem ATMega640 den USART als SPI-Master im MSPIM 
Modus.

ich habe bisher folgendes auf die Schnelle ausprobiert:

void MSPIM_Init(void)   
{
   DDRD |= (1<<PD6); //CS as Output
   DDRE |= (1<<PE2); //XCK0 as Output
   UBRR0H = 0;
   UBRR0L = 7;
   /*0,5Mbps at 8MHz Clock*/
   
    // enable RX and TX and set interrupts on rx complete
    UCSR0B = (1 << RXEN0) | (1 << TXEN0) | (1 << RXCIE0);

    // MSPIM Mode, MSB first, PHA=1, POL=0
    UCSR0C = (0 << UCPOL0) | (1 << UMSEL01) | (1 << UMSEL00) | (0 << 2)| (1 << 1);
}

void MSPIM_Transmit( unsigned char data ) 
{
  /* Wait for empty transmit buffer */
  while ( !( UCSR0A & (1<<UDRE0)) );
    UDR0 = data;
}

void TestTransmit(void){
  PORTD &= ~(1<<PD6); //set SS low
  MSPIM_Transmit(0x01);
  MSPIM_Transmit(0xaa);
  MSPIM_Transmit(0x01);
  while ( !( UCSR0A & (1<<6)) ); //Wait for TX Complete Flag
  PORTD |= (1<<PD6); // set SS high
}

Leider verhält sich der SS-Pin nicht so wie ich erwartet hätte, er 
schaltet korrekt (?) auf Low, allerdings viel zu früh wieder auf high, 
obwohl ich auf das TXC Flag warte (siehe Bild).

Was mache ich falsch, warum ist das TXC-Flag schon da, obwohl das senden 
noch nicht abgeschlossen ist?

Ausserdem entnehme ich der AVR317:

> A new byte can be written to UDR as soon as the UDRE flag is set. The
> transmit buffers can therefore be used to achieve continuous
> transmission without any delay between the bytes.

Wenn ich mir die Clock so anschaue, sehe ich da aber schon ein Delay 
zwischen den Bytes. Was ist hier falsch?

[Oliver S. (oliverso)]

Zitat:
"The TXCn Flag bit is automatically cleared when a transmit
complete interrupt is executed, or it can be cleared by writing a one to 
its bit location."

Andere "automagische" Möglichkeit steht da nicht...

Oliver

[Daniel S. (ds1982)]

das hab ich übersehen, danke, so funktioniert es.