STM32 HSI halbe Frequenz

[Peter F. (peter_da_steht_er)]

Hallo,

ich habe folgendes Problem, mein STM32L152RE läuft mit der halben 
Frequenz.
Ich kann mir nicht erklären wieso. Bei Uart läuft er auf Baud 9600 
anstatt der eingestellten 19200 und ein Timer ist auch um die Hälfte zu 
langsam.

die HSI wir wie folgt konfiguriert:

void SystemCoreClockSetHSI(void)
{  
  RCC->CR |= ((uint32_t)RCC_CR_HSION);                      /* Enable HSI                        */
  while ((RCC->CR & RCC_CR_HSIRDY) == 0);                   /* Wait for HSI Ready                */

  RCC->CFGR = RCC_CFGR_SW_HSI;                              /* HSI is system clock               */
  while ((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_HSI);   /* Wait for HSI used as system clock */

  /*  PLL configuration: PLLCLK = (HSI * 6)/3 = 32 MHz */
  RCC->CFGR &= ~(RCC_CFGR_PLLSRC |RCC_CFGR_PLLMUL |  RCC_CFGR_PLLDIV  );
  RCC->CFGR |=  (RCC_CFGR_PLLSRC_HSI | RCC_CFGR_PLLMUL4    |  RCC_CFGR_PLLDIV2     );

  FLASH->ACR |= FLASH_ACR_ACC64;                            /* Enable 64-bit access              */
  FLASH->ACR |= FLASH_ACR_PRFTEN;                           /* Enable Prefetch Buffer            */
  FLASH->ACR |= FLASH_ACR_LATENCY;                          /* Flash 1 wait state                */

  RCC->APB1ENR |= RCC_APB1ENR_PWREN;                        /* Enable the PWR APB1 Clock         */
  PWR->CR = PWR_CR_VOS_0;                                   /* Select the Voltage Range 1 (1.8V) */
  while((PWR->CSR & PWR_CSR_VOSF) != 0);                    /* Wait for Voltage Regulator Ready  */

  RCC->CFGR |= RCC_CFGR_HPRE_DIV1;                          /* HCLK = SYSCLK                     */
  RCC->CFGR |= RCC_CFGR_PPRE1_DIV1;                         /* PCLK1 = HCLK                      */
  RCC->CFGR |= RCC_CFGR_PPRE2_DIV1;                         /* PCLK2 = HCLK                      */

  RCC->CR &= ~RCC_CR_PLLON;                                 /* Disable PLL */

  RCC->CR |= RCC_CR_PLLON;                                  /* Enable PLL                        */
  while((RCC->CR & RCC_CR_PLLRDY) == 0) __NOP();            /* Wait till PLL is ready            */

  RCC->CFGR &= ~RCC_CFGR_SW;                                /* Select PLL as system clock source */
  RCC->CFGR |=  RCC_CFGR_SW_PLL;

  while ((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_PLL);   /* Wait till PLL is system clock src */  
  SystemCoreClockUpdate();

};

Das habe ich aus dem Ordner von ST. Gewünscht ist eine Frequenz von 32 
MHz.
Wo kann der Fehler liegen, bzw wo soll ich genau suchen.


Vielen Dank für die Hilfe

PS: Es ist ein Nucleo Board

[hp-freund (Gast)]

Das sieht ja erst mal richtig aus. 16*4/2=32
Zur Kontrolle kannst Du deinen Takt erst mal an MCO ausgeben.
Wenn der stimmt dann liegt es vermutlich an der USART Einstellung.

[Peter F. (peter_da_steht_er)]

Vielen Danke! Habe meinen Fehler gefunden.
Laut Datenblatt muss der PLL deaktiviert werden, bevor was geändert 
wird.
Ich wusste nicht, dass die Lib von ST den PLL aktiviert.

mit freundlichen Grüßen
Peter