100MHz ADC mit FPGA und 40MHz Clock erfassen

Hallo Zusammen,
ich möchte ein 50MHz Signal mit Hilfe eines FPGAs (und natürlich ADC) 
kontinuierlich mit ca 100MHz samplen und auf Signalstörungen 
untersuchen. 10-14Bit sollten ausreichen). Historische Daten benötige 
ich etwa nur für ca 5us.
Mein Problem ist, dass es ein vorhandenes Board mit einem Xilinxs FPGA 
bereits gibt und auch nicht einfach ersetzbar ist. Dort will ich über 
ein Erweiterungsbaord jetzt zusätzlich den ADC anschliessen. Aufgrund 
der Anschlüsse und des Boardlayouts erwarte ich jedoch eine maximale 
Taktrate für den einenmöglichen externen ADC von nur 20-40MHz.
Ich hatte schonmal überlegt zwei oder vier 
"unabhängige/phasenverschobene" FPGA-Clocks auf den ADC zu geben um so 
dann virtuell 80-160MHz zu erreichen.
Vielleicht hat ja jemand eine Idee wie man dies bewerkstelligen könnte 
ohne das ganze "Mainboard" auch komplett neu zu designen.