Wert auf "Clock" aufmodulieren?

[vhstarter (Gast)]

Hi,

ich spiele mich gerade etwas mit VHDL herum und versuche den Wert 0xab 
mit einem Clock signal darzustellen, irgendwie funktioniert es aber 
leider nicht...
Ich bin blutiger Anfänger damit, könnte mir hier jemand einen Tipp geben 
wie ich damit weiterkomme?

clockout2 ist immer das Gleiche wie clockout

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY simulator1 IS
    PORT(clock: IN STD_LOGIC;
         clockout: OUT STD_LOGIC;
         clockout2: OUT STD_LOGIC;
         valid: out STD_LOGIC;
         start: out STD_LOGIC;
         dclock: out STD_LOGIC;

         data: out STD_LOGIC);
END simulator1;

ARCHITECTURE behavior OF simulator1 IS
     signal num : STD_LOGIC_VECTOR(7 downto 0);

BEGIN
PROCESS(clock)
     VARIABLE cnt: integer range 0 to 100;
     VARIABLE cnt2: integer range 0 to 255;
     variable cnt3: integer range 0 to 1;
    variable cnt4: integer range 0 to 7;
     variable num2: integer range 0 to 255;

--     variable number: integer range 0 to 7;
     
     begin
     num <= x"ab"; 
         if rising_edge(clock) then

              cnt := cnt+1;
              
         end if;
               if (cnt = 50) then
                  cnt4 := cnt4+1;
               end if;
               
               if (cnt > 50) then
                  clockout <= '1';
                  
                  cnt3 := 1;
              else
                  cnt3 := 0;
                  clockout <= '0';
              end if;  
             
              if (cnt3 = 1) then
                  data <= num(cnt4);
              else
                  data <= '0';
              end if;

              clockout2 <= clock; 
END PROCESS;
END behavior;

[Peter (Gast)]

Hallo,

ich bin zwar auch noch am Anfang, aber kann glaube ich dennoch einige 
Kommentare beisteuern:

Als erstes habe ich weder aus dem Code, noch aus deiner Beschreibung 
verstanden, was du eigentlich vorhast. Kannst du das irgendwie genauer 
formulieren? "clock aufmodulieren"?!

Dann zum Code: Du hast nach der Beschreibung des synchronen Teils deines 
Prozesses (zwischen if rising_edge und end if) noch weiteren Code. 
Dieser Teil der Beschreibung wird nicht synchron ausgeführt, d.h. ist 
unabhängig vom Takt!

Du verwendest auch ziemlich viele Variablen. Ich habe gelernt, diese nur 
im Notfall und gut überlegt zu verwenden, da die Semantik ziemlich 
schnell zu Latches führen kann. Ist dir die Semantik von Variablen 
bewusst? Also, wann der Wert aktualisiert wird und welche Folgen das für 
die Hardware hat?

Gruß

Peter

[vhstarter (Gast)]

Hi,

dort steckt halt noch viel vom experimentieren drinnen, jetzt klappt es 
danke!

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY simulator1 IS
    PORT(clock: IN STD_LOGIC;
         clockout: OUT STD_LOGIC;
         clockout2: OUT STD_LOGIC;
         valid: out STD_LOGIC;
         start: out STD_LOGIC;
         dclock: out STD_LOGIC;
--         signal num : std_logic_vector(7 downto 0);
         data: out STD_LOGIC);
END simulator1;

ARCHITECTURE behavior OF simulator1 IS
     signal num : STD_LOGIC_VECTOR(7 downto 0);

BEGIN
PROCESS(clock)
     VARIABLE cnt: integer range 0 to 100;
     VARIABLE cnt2: integer range 0 to 255;
     variable cnt3: integer range 0 to 1;
    variable cnt4: integer range 0 to 255;
     variable num2: integer range 0 to 255;

--     variable number: integer range 0 to 7;
     
     begin
     num <= x"47"; 
         if rising_edge(clock) then

              cnt := cnt+1;
              if (cnt = 50) then
               cnt4 := cnt4+1;
              end if;
               
               if (cnt > 50) then
                  clockout <= '1';
                  
                  cnt3 := 1;
              else
                  cnt3 := 0;
                  clockout <= '0';
              end if;  
             

         end if;
                  if (cnt3 = 1) then
                  data <= num(cnt4);
              else
                  data <= '0';
              end if;
END PROCESS;
END behavior;