Quartus + Qsys : SW Accessable FIFO

Gast #4334523
Lesenswert?
• ▲
▼
Hi,

ich hab mir ein System in Qsys zusammengebaut(NIOS2, Speicher, LEDs 
etc.).
Läuft auch schon, habs mit einem einfachen C-Code getestet.
Jetzt komm ich aber zum Problem:

Ich hab mir einen eigenen IP-Core geschrieben. Jetzt hätte ich gerne 
eine FIFO für Daten.
IP-Core generiert Daten, speichert sie in FIFO ab, über SW hol ich sie 
mir wieder raus.
Was ist die einfachste Möglichkeit um das zu realisieren. Ich hab 
gesehen das es die SCFIFO gibt, allerdings muss man dazu einen 
readrequest machen.
Bei Xilinx nehme ich einfach eine RDFIFO und das ganze ist wunderbar 
einfach, auch und vor allem, aus SW - Seite zu bedienen.
Wie geht das mit Quartus + Qsys?
Gast #4335904
Lesenswert?
• ▲
▼
Ich kenne das von vom alten SOPC-System. Da konnte man einen eigenen 
Core wrappen und sich das Passende selber bauen. Das müsste im Qsys auch 
irgendwie gehen. Solange man keine asynchronen FiFos braucht kann man 
sich die auch selber mit einem RAM bauen.

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.