|
Anzeige
|
DDR3-Controller Problem Xilinx
Gast
#4423848
Ich habe einen MIG mit Xilinx Zynq im Bau. Ich müsste Messungen an einem DDR-Controller vornehmen und bin nicht 100% firm, wie die Dinger genau funktionieren. Ich bin auch nicht mal sicher, ob ich alle richtig eingestellt habe. Hätte jemand mal einen link auf ein Dokument, wie das exakte Timing auszusehen hat und wie die angesteuert werden? Bei Xilinx und micron bin ich nicht fündig geworden auch Wiki hat nichts. Was hast du denn als Equipment? Einen Logikanalysator oder wie hast du dir die Messung vorgestellt? DDR3 ist nur mit spezial Ausrüstung messbar. Such nach Compliance test
Gast
#4425350
Nicht fündig geworden oder nicht gesucht? Die Timings die der MIG braucht stehen in der AppNote von Xilinx und die Timings die der Chip haben will sind in der entsprechenden JEDEC Spec festgehalten, da muss man sich auf der HP kurz registrieren und erhält Zugriff. Wobei es die auch auf der Micron HP geben wird, deren AppNote Archiv ist auch nicht das schlechteste. Gruß Bernd
Gast
#4428760
Micron hat doch so ein Standard-Dokument, in dem sind eigentlich die meisten Details genau beschrieben. Die wären sinngemäß auf andere Chips zu übertragen
Gast
#4517606
FPGA Pongo schrieb im Beitrag #4428760: > Micron hat doch so ein Standard-Dokument, Das habe ich, aber das ist zu allgemein. Ich bin nun einen Schritt weiter: Ich habe die Option einen eigenen Controller einzusetzen, muss aber dafür das Interface schreiben. Dummerweise blicke ich noch nicht vollends durch, wo ich da am Besten ansetzen kann. Es besteht da unter anderem die Option, einen physischen Controller Core vom MIG machen zu lassen, der kein user interface hat, also nicht über die klassischen Ports geht, sondern direkt aufs DDR-Ram. Hat jemand damit Erfahrung, wie das geht? Und ob das geht? Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
