FPGA / Daten Multiplexen

[Markus R. (markusr)]

Hallo,

hat hier zufällig jemand eine Ahnung von FPGA/CPLDs und kommt aus 
Berlin? Ich bräuchte etwas Hilfe verschiedene 30-70mbit serielle 
Datenströme zu multiplexen.
Würde die Hilfe natürlich auch entlohnen.

[FPGA Expert (Gast)]

das ist jetzt aber nicht das ominöse projekt, das die letzte zeit von 
etlichen Dienstleistern beworben wurde? hat man nun einen billigen Heini 
gefunden, der es zum Dumpingpreis macht???

[Markus R. (markusr)]

Ich wüsste nicht welches Projekt du damit meinst, es hat nichts mit 
einem Dienstleister oder so zu tun.

[Duke Scarring (Gast)]

Hier, ich schenke Dir einen Multiplexer:

library ieee;
use ieee.std_logic_1164.all;

entity mux is
    port (
        channel_1_in : in   std_logic;
        channel_2_in : in   std_logic;
        channel_3_in : in   std_logic;
        channel_4_in : in   std_logic;
        --
        sel          : in   std_logic_vector(1 downto 0);
        channel_out  : out  std_logic;
    );
end entity mux;

architecture rtl of mux is
begin
    
    channel_out <= channel_1_in when sel = "00" else
                   channel_2_in when sel = "01" else
                   channel_3_in when sel = "10" else
                   channel_4_in;

end architecture rtl;

Wenn Du magst, darfst Du auch noch mehr Informationen zu Deinem 
Projekt/Problem verraten.

Duke

[Weltbester FPGA Pongo (Gast)]

Ich habe den leisten Verdacht, dass das nicht die Lösung sein wird. Eher 
schon müssen die Bits deserialisiert werden, und stossfrei aneinander 
gereiht werden. Als SERDES (manuell, oder per IO) dann FIFOs und Control 
logic.