@ Black Jack (blackjack)
>Kann mir jemand sagen wie man dieses Schieberegister ansteuert? Aus dem
>Datenblatt werde ich einfach nicht schlau.
Warum nicht? Hapert es mit dem technischen Englisch?
> Wie man das 595
>Schiebregister ansteuert weiß ich,
Das 194er ist nicht soo viel anders.
> vielleicht kann mir jemand anhand den
>Pins dieses Schieberegisters die Pinbelegung des CD74HC194E näher
>bringen.
Datenblatt als Hörbuch? Hmmmm . . .
Once upon a time . . . ach neee, falsche Ziegruppe ;-)
Also. Räusper
"4-bit bidirectional universal shiftregister"
Das ist fast deutsch.
4-bit universelles Zweirichtungsschieberegister
>FEATURES
>· Shift-left and shift-right capability
kann links und rechts schieben
>· Synchronous parallel and serial data transfer
Synchroner, paralleler und serieller Datentransfer
>· Easily expanded for both serial and parallel operation
Einfach zu erweitern für seriellen und parallelen Betrieb
>· Asynchronous master reset
Asychnrones Hauptreset
>· Hold (“do nothing”) mode
Nichts tun Modus
>· Output capability: standard
Ausgangstreiberfähigkeit: Standard
1 | PIN SYMBOL FUNCTION
|
2 | 2 DSR serieller Dateneingang beim Schieben nach rechts (diese Schieberichtung ist im aktuellen Politikbetrieb eher verpönt *SCNR*)
|
3 | 3, 4, 5, 6 D0 to D3 parallele Dateneingänge
|
4 | 7 DSL serieller Dateneingang beim Schieben nach links
|
5 | 9, 10 S0, S1 Steuereingänge
|
6 | 11 CP Takteingang, steigende Flanke
|
7 | 15, 14, 13, 12 Q0 to Q3 parallele Datenausgänge
|
Die Logiktabelle auf Seite 4 zeigt alles was man braucht.
Ein LOW Pegel an MR setzt die 4 Speicher-FlipFlops auf Null, egal
was an den anderen Eingängen anliegt (X).
Wenn S1=S0=l (l, kleines L == LOW, ist ein wenig verwirrend) ist, macht
das Schieberegister nichts, es reagiert nicht auf Eingangsignale, weder
Takt noch Dateneingänge.
Wenn S1=1 und S0=0 ist, dann werden die Daten im Schieberegister beim
der positiven Tanktflanke an CP um ein Bit nach links geschoben. Neue
Daten werden an DSL eingetaktet und landen in Q3.
DSL -> Q3
Q3 -> Q2
Q2 -> Q1
Q1 -> Q0
Wenn S1=0 und S0=1 ist, dann werden die Daten im Schieberegister beim
der positiven Tanktflanke an CP um ein Bit nach rechts geschoben. Neue
Daten werden an DSR eingetaktet und landen in Q0.
DSR -> Q0
Q0 -> Q1
Q1 -> Q2
Q2 -> Q3
Wenn S1=1 und S0=1 ist, dann werden die Daten von D0-D3 parallel ins
Schieberegister beim der positiven Tanktflanke an CP geladen.
D3 -> Q3
D2 -> Q2
D1 -> Q1
D0 -> Q0
Ein wenig irritierend ist hier die Reihenfolge bzw. Bezeichnung der
Bits. Q3 ist im Normalfall eher das höchstwertig Bit, bei diesem IC
bezeichnet Q3 aber das niederwertigste.
