Vivado simulation wie Testbench und DUT verbinden?

[Matze (Gast)]

Hallo,

Ich möchte in Vivado simulieren können, weiß aber nicht wie Testbench 
und DUT verbunden werden können.

Hier das Versuchsobjekt AND-Gatter

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity AND_Simu is
    Port ( A : in STD_LOGIC;
           B : in STD_LOGIC;
           c : out STD_LOGIC);
end AND_Simu;

architecture Behavioral of AND_Simu is
begin
    c <= A AND B;
end Behavioral;

Und die Testbench Testbench:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity AND_Simulation is
    Port ( A : out STD_LOGIC;
           B : out STD_LOGIC;
           C : in STD_LOGIC);
end AND_Simulation;

architecture Behavioral of AND_Simulation is
begin
STIMULUS: process
    begin
    A <= '0';
    B <= '0';
    wait for 10 ns;
    A <= '1';
    B <= '0';
    wait for 10 ns;
    A <= '0';
    B <= '1';
    wait for 10 ns;
    A <= '1';
    B <= '1';
end process STIMULUS;
end Behavioral;

Im Anhang ist ein Screenshot von Vivado.
Wass muss ich anstellen um beide verbinden und simulieren zu können.

Denn ich kann entweder das DUT oder die Testbench im Simulator ablaufen 
lassen.

Denn einzeln sind sie Simulierbar.

[endox (Gast)]

Hallo Matze,

dir fehlt die Port-Map deines DUT. Die brauchst Du zusätzlich zur 
Komponente noch.
Das sieht man übrigens auch im Sources-Baum von Vivado. Dein DUT ist der 
Testbench nicht untergeordnet.
Schau mal hier:
http://www.mikrocontroller.net/articles/VHDL_Testbench

Das gilt übrigens nicht nur für Vivado, sondern für alle Simulatoren.

Grüße,
Rainer

[Markus F. (mfro)]

Eine Testbench zeichnet sich dadurch aus, dass sie selbst eine leere 
entity-Beschreibung hat:

entity AND_Simulation is
end AND_Simulation;

Dann muss sie natürlich die UUT (unit under test) irgendwo (in der 
Testbench-architecture) einbauen:

i_and_simulation : entity work.AND_simu
    port map ( ... );

Danach kannst Du in der architecture damit rumhantieren.

[Matze (Gast)]

Danke eure Antworten,
hatte die port map ganz vergessen.

Nun funktioniert es wie vorgesehen