Gast
#289961
Moin, ich spiele mit dem Gedanken, ein FPGA-Board mit SDRAM (>100MHz) aufzubauen. Bislang habe ich nur Boards mit deutlich niederfrequenteren Bauteilen aufgebaut und bin deshalb etwas unbedarft, wie man besonders elektromagnetisch verträglich designt.Viele Platinen für solche Frequenzen sind ja als Multilayer mit Spannungs- und Ground-Layer ausgeführt, weil dies die EMV verbessern soll, las ich. Stimmt das? Welche Spannung lege ich auf den Spannungslayer, wenn es mehrere Spannung gibt (Core-Spannung eines ARMs oder FPGAs/IO-Spannung und Versorgung des RAMs)? Gibt es irgendwo griffig zusammengefasste Designrichtlinien im Netz? Gruß, jörn