Suche Ethernet IP Core

Hallo Tom,

danke der sieht eigentlich ganz gut aus. Aber leider sehe ich nicht das 
er die ankommenden Frames zeitstempelt. Das wäre sehr wichtig für mich.
Weiss jemand ob es solche IPs gibt?
Oder wie könnte man das am besten mit dem geringsten delay realisieren? 
Direkt nach dem Phy?

mfg

Sam

Hi,

naja, opencores. Die MIIs kann man sich da noch rausklauben.
Den UDP-Stack (worauf es mit den Zeitstempeln wohl auf RTP rauslaufen 
wird) macht man sich besser selber. Es gibt einige Anbieter, die die 
UDP-Engine hart in HDL giessen, aber 100M performance kriegt man auch 
mit einer per CPU angekickten DMA-Engine gut hin. Braucht weniger Logik 
und ist nicht furchtbar schwer zu implementieren. CRC32 sollte man 
allerdings in HW machen.
Von Fraunhofer gibt es sogar einen TCP-Hardwarestack.
Billig sind die Lösungen allerdings nicht. Meine Entwicklung hat schon 
an die 20k verschlungen.

Hallo Leute,
danke erstmal für eure antworten. Ich möchte in einem FPGA den MAC 
implementieren, bzw einen fertigen IP hernehmen. Wir brauchen auf jeden 
fall einen Zeitstempel für die ankommenden Frames. Und zwar für alle 
Frames, d.h. nicht nur für PTP. So einen IP gibt es anscheinend nicht, 
daher muss ich das selber machen. Jetzt frage ich mich an welcher Stelle 
ich das machen soll. Ich denke am genauesten wäre es zwischen Phy und 
Mac. Die dv leitung gibt ja an wann ein frame angekommen ist. Ich hab 
mir gedacht ich versuche zu diesem Zeitpunkt einen Zeitstempel 
anzulegen. Dann müsste ich die Zeitstempel aber immer den richtigen 
frames zuordnen. Könnte kompliziert werden.
Eine Andere Möglichkeit wäre es nach dem MAC. Das würde gut 
funktionieren wenn ich das Delay vom MAC wüsste. Wenn es immer gleich 
ist dann kann ich das ja messen. Dann würde das so am leichtesten sein 
schätze ich.
Die Daten gehen dann an einen DMA. Über diesen kann dann die Software 
auf die Frames zugreifen. Aber ich denke den Zeitstempel muss ich in der 
logik implementieren weil es da am genauesten ist oder nicht?

mfg

Sam

Sam schrieb:
> Aber ich denke den Zeitstempel muss ich in der
> logik implementieren weil es da am genauesten ist oder nicht?
Hängt davon ab, wie genau Du den Zeitstempel brauchst.
In Hardwarelogik hast Du die Genauigkeit und den Jitter Deines 
Systemtaktes als Grenze.

Außerdem würde ich mir an Deiner Stelle gut überlegen, wo der 
Zeitstempel untergebracht wird. Einfach zu realisieren wäre ein 
separates FIFO. Problematisch kann dort die Synchronisation zwischen 
Zeitstempel und Datenpaket werden.

Alternativ bietet sich evtl. die Möglichkeit im Datenpaket schon Platz 
für den Zeitstempel zu lassen und den beim Empfang einzufügen. Das geht 
natürlich nur, wenn man die Paketstruktur selbst in der Hand hat und ein 
nachfolgendes Modul nicht wegen einem falschen CRC die Pakete verwirft.

Duke