mikrocontroller.net

Forum: FPGA, VHDL & Co. FPGAs/VHDL


Autor: Bernd Bömer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Forum,
Ich habe eine grundsaetzliche Frage zu FPGAs.
Für ein Flug-RADAR-Projekt benötigen ich einen sehr schnellen
AD-Wandler.(2Gs)um ein ca 30Mhz Signal mit möglichst hoher
Auflösung(16Bit) abzutasten und zu speichern. Da ca 10us abgetastet
werden sollen, muss der Speicher also 2x10000 Bytes haben.
Mein Problem ist, das die Daten zwischen gespeichert werden muessen,
kann man das mit einem FPGA machen?.
Ich hatte mir vorgestellt, ein EVA-Board eines schnellen AD-Wandlers zu
kaufen, nur muss das natuerlich angesteuert werden, dann so was ein
FPGA? Die Wiederholrate wird ca 10..20ms sein.
Das Koncept für den Sender habe ich schon fertig.
Gruss an alle
Bernd Bömer
Techniker
Uni-Muenster

Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Bernd,

das hört sich interessant an. Nur hab ich so meine Bedenken mit 2Gs/s
bei 16 Bit. Auf was beziehen sich die 30MHz ? Bandbreite ? Dann würd
ich das Ganze unterabtasten. Danach isses kein Problem mehr.
Kannst du ein bischen mehr davon erzählen ?

Gruß Thomas

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Bernd,

klar kann man sowas im FPGA machen. Für 2x10 kSamples
kannst Du internen FPGA-RAM verwenden.
Das Problem wird natürlich sein, die Daten mit der
angegebenen Rate sauber reinzukriegen und nachzuweisen,
dass diese auch richtig sind und keine Bitfehler haben.
Welches Interface/Standard hat der A/D-Wandler ?

Aus dem Bauch raus würde ich sagen, dass Du Dich mit den
Billigteilen (Spartan... Cyclone...) gar nicht erst beschäftigen
musst sondern gleich nach den Top-FPGAs von XILINX bzw. ALTERA
schauen musst.

Autor: Bernd Bömer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
Aber ich weiss gar nicht, was so ein FPGA alles so kann?

Die Signale die da gemessen werden sind ja die Reflexionen des
gepulsten Sendesignals. (30Mhz Sender Ein Puls von 33ns)

Man könnte zwei 8Bit Ad-Wandler (1-2Gs) von ATMEL dazu nehmen und die
Signale aufteilen, eins mit Verstaerkung und eins direkt. Dann kommt
man ja vielleicht auf 9-10Bit, würde dann auch reichen.

Er sollte den AD-Wandler schnell auslesen können, 10000 Messwerte mit
1nano sek. Abstand in seine Speicher ablegen und dann seriell über
einen Lichtleiter die Daten zum Aufzeichnungsgeraet(PC) im Flugzeug
uebertragen. Das ganze mit ca. 100Hz wiederholrate.

Bernd

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Waere eine fertige Wandlerkarte fuer den PC nicht einfacher?
http://www.wuntronic.de/gage/82g.htm

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
auf der Karte ist natürlich auch ein FPGA....

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eben. Ob es sich lohnt das alles selbst nochmal zu entwickeln?

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Lohnt sich wahrscheinlich nicht, wenns nur 1x benötigt wird.
Aber die Karte braucht eben auch einen PC und schlägt
vermutlich so mit 10K EUR zu Buche.
(Wir haben hier eine 14200 von Gage, die kostet "nur" 6K)

Autor: Bernd Bömer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
die Karten sind bestimmt gut, nur ich kann schlecht eine PC auf die
Antenne unterm Flugzeug montieren...
Wenn es auf der Karte eine möglichkeit gibt, die Daten mit einer
entsprechenden Hardware auszulesen und ueber Lichtleiter zum Fleugzeug
zu uebertragen waere das toll, aber die Firmen werden keine Schaltpläne
rausruecken, damit man sich ein Bild darueber machen kann.

Was sind denn auf der Karte fuer bausteine?
Gruss Bernd

Autor: Jürgen Schuhmacher (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hast Du eigentlich schon den Wandler: Die SPEC von oben (30MHz, 8bit)
scheint mir ein wenig eng zu sein. Wie wäre es mit geswitchten,
parallelen Wandlern?  Ich hatte mal ein Applikation (16bit, 10 MHz), wo
Auflösung und Geschwindkeit nicht reichten. Habe dann 4 Wandler parallel
um eine Viertelphase betrieben (mit den kürzestmöglichen INT-Zeiten) und
die Ausgänge der jeweils überlappend integrierenden ADCs nach
gain-offeset-Korrektur gemittelt. Damit erhält man schonmal ein halbes
Bit mehr Aufllösung bei 4fach höherer Datenrate, die man wiederum durch
weitere Filterung zur Steigerung der Auflösung verwenden kann. Das
Ergebnis ist die etwa doppelte Auflösung bei auch etwa doppelter
Grenzfrequenz.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.