Welche Aufgabe hat die pll.v in Verilog beim MIST-FPGA ?

Es gibt kein "MIST-FPGA". Das ist wohl irgendein FPGA von Altera.

Nach was sieht das denn aus? Der Name sagt doch schon, dass es wohl eine 
PLL ist, und die Ports

module pll (
  inclk0,
  c0);

sehen auch sehr danach aus. Verwendet wird dann eine altpll Komponente. 
Das ist ein fester Baustein in FPGAs des Herstellers Altera.

Hier der Userguide dazu:
https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_altpll.pdf

Ich dachte, der Herr Bierbach hätte sein Evalboard wieder verkauft...

Mit einer PLL kann man aus einem Takt einen anderen Takt erzeugen. Z. B. 
gibst Du da 100MHz rein und bekommst je nach Einstellung z. B. 125MHz 
raus.

Vermutlich wird das in dem FPGA Design dazu verwendet um aus dem Takt 
des extern angeschlossenen Taktgebers einen Takt zu erzeugen den man 
intern verwenden möchte. Ich erzeuge mir mit einer PLL für VGA-Signale 
25MHz.

Also das FPGA ist ein EP3C25. Was da drin steckt und wie man das 
verwendet findest du auf der Herstellerseite im Datenblatt.