Gast
#4584912
Hallo, guten Tag. Welche Aufgabe hat eigentlich die pll.v in Velilog. https://github.com/mist-devel/mist-board/tree/master/tutorials/soc/lektion1 Danke. Gruss
Es gibt kein "MIST-FPGA". Das ist wohl irgendein FPGA von Altera. Nach was sieht das denn aus? Der Name sagt doch schon, dass es wohl eine PLL ist, und die Ports module pll ( inclk0, c0); sehen auch sehr danach aus. Verwendet wird dann eine altpll Komponente. Das ist ein fester Baustein in FPGAs des Herstellers Altera. Hier der Userguide dazu: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_altpll.pdf
Gast
#4585042
Ja danke. Welche Aufgabe hat der Baustein bitte? Danke. Gruss
Gast
#4585046
--------------------- Das ist ein fester Baustein in FPGAs des Herstellers Altera. --------------------- Heisst das, das dieser Bautein nicht von Verilog/VHDL beschrieben wurde , sondern ein fertiges Hardwareteil ist im FPGA? Danke. Gruss
Ich dachte, der Herr Bierbach hätte sein Evalboard wieder verkauft...
Mit einer PLL kann man aus einem Takt einen anderen Takt erzeugen. Z. B. gibst Du da 100MHz rein und bekommst je nach Einstellung z. B. 125MHz raus. Vermutlich wird das in dem FPGA Design dazu verwendet um aus dem Takt des extern angeschlossenen Taktgebers einen Takt zu erzeugen den man intern verwenden möchte. Ich erzeuge mir mit einer PLL für VGA-Signale 25MHz.
Gast
#4585056
Und für weiterführende Details: Read the fabulous manual https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_altpll.pdf
Gast
#4585102
Evalboard --------- Der MIST mit einem internen FPGA ist kein Evalboard. https://www.dragonbox.de/de/285-mist-fpga-konsolen.html Gruss
Also das FPGA ist ein EP3C25. Was da drin steckt und wie man das verwendet findest du auf der Herstellerseite im Datenblatt.