Hallo, Confluence (http://www.confluent.org/) ist eine High-Level Sprache für synchrone Designs. Der Compiler erzeugt VHDL/Verilog/C. Das wenige das ich bis jetzt darüber gelesen habe klingt gut, positiv ist auch die sehr umfangreiche Dokumentation. Hat jemand hier Erfahrungen damit? Andreas
hmm weiss nicht was ich davon halten soll, sieht wie vhdl aus, nur mit einer veränderten syntax Beispiel component FullAdder +A +B +Cin -X -Cout with T is T <- A '^' B X <- T '^' Cin Cout <- (T '&' Cin) '|' (A '&' B) end Entity und Architectur eines VHDL Moduls zusammengefasst In, Out ersetzt durch + und - Signalzuweisungen <= ersetzt durch <- Bis jetzt sehe ich den Vorteil des kürzeren Programmcodes. Aber den Nachteil des Zusammenfassens der entity und der architecture zu component, was aber auch ein Vorteil sein kann. Interessant ist die Möglichkeit aus Confluence C Code generieren zu lassen für Simulationszwecke. Die Beispiele sehen auch sehr vielversprechend aus. Ich kann mir gut vorstellen, das jemand der damit umgehen kann ein mächtiges Werkzeug in der Hand hat. Fazit: Wer viel Zeit hat und Interesse sollte sich damit beschäftigen. Ein Nachteil dürfte es in keinem Fall sein, wegen der möglichkeit VHDL Code erzeugen zu lassen.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.