Forum: FPGA, VHDL & Co. Ausgänge vordefinieren


Ausgänge vordefinieren
von Daniel (Gast)

Lesenswert?
• ▲
▼ 
Hallo,

vielleicht kann mir jmd. einen Tip geben:
Ich möchte in meinem VHDL Code Ausgänge vordefinieren, ohne zusätzliche
Signale einzufügen. Dies geht jedoch nicht auf die Weise, wie es bei
Signalen möglich ist. Könnte man nicht mit Pullup's, Pulldown's
arbeiten?
Spricht prinzipiell was dagegen innerhalb eines Processes direkt den
Ausgang zu beschreiben, ohne ein Hilfsignal zu nutzen?

Danke für jeden Tip!
Daniel

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Ausgänge vordefinieren
von FPGA-User (Gast)

Lesenswert?
• ▲
▼ 
Hallo Daniel,

gib mal ein konkretes Beispiel, was Du machen willst.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.